[發(fā)明專利]封裝方法

有效

• 申請?zhí)枺?/td>: 201410284034.8
• 申請日: 2014-06-23
• 公開（公告）號: CN105321828B
• 公開（公告）日: 2018-09-14
• 發(fā)明（設(shè)計）人: 許哲瑋;許詩濱
• 申請（專利權(quán)）人: 恒勁科技股份有限公司
• 主分類號: H01L21/48
• 分類號: H01L21/48
• 代理公司: 北京科龍寰宇知識產(chǎn)權(quán)代理有限責任公司 11139
• 代理人: 孫皓晨

本發(fā)明提供一種封裝方法，其步驟包括：提供一金屬承載板，其具有相對的一第一表面與一第二表面；形成一第一導(dǎo)線層于金屬承載板的第二表面上；形成一第一導(dǎo)電柱層于第一導(dǎo)線層上；形成一介電材料層包覆第一導(dǎo)線層、第一導(dǎo)電柱層與金屬承載板的第二表面；露出第一導(dǎo)電柱層的一端；形成一第二導(dǎo)線層于露出的第一導(dǎo)電柱層的一端上；形成一防焊層于介電材料層與第二導(dǎo)線層上；移除金屬承載板。

技術(shù)領(lǐng)域

本發(fā)明涉及一種封裝方法，特別是有關(guān)于一種半導(dǎo)體封裝方法。

背景技術(shù)

在新一代的電子產(chǎn)品中，不斷追求更輕薄短小，更要求產(chǎn)品具有多功能與高性能，因此，集成電路(Integrated Circuit,IC)必須在有限的區(qū)域中容納更多電子元件以達到高密度與微型化的要求，為此電子產(chǎn)業(yè)開發(fā)新型構(gòu)裝技術(shù)，將電子元件埋入基板中，大幅縮小構(gòu)裝體積，也縮短電子元件與基板的連接路徑，另外還可利用增層技術(shù)(Build-Up)增加布線面積，以符合輕薄短小及多功能的潮流趨勢。

集成電路的封裝技術(shù)在高階技術(shù)的需求下，絕大部分的高階晶片都采用覆晶封裝(Flip Chip,FC)形成，特別是在一種晶片尺寸封裝(Chip Scale Package,CSP)為目前集成電路基板適用在封裝方式的主流產(chǎn)品，其主要應(yīng)用于智慧型手機、平板、網(wǎng)通、筆記型電腦等產(chǎn)品，需要在高頻高速下運作及需要輕薄短小的集成電路封裝。對于封裝用的基板而言，則朝向細線路間距、高密度、薄型化、低成本化與高電氣特性發(fā)展。

圖1A至圖1D為傳統(tǒng)的鑄模化合物基板結(jié)構(gòu)的轉(zhuǎn)注鑄模流程圖。傳統(tǒng)的轉(zhuǎn)注鑄模(Transfer Molding)方法是憑借橢圓形藥錠形式(caplet type)的模具，并且使用側(cè)邊閘口(side gate)或頂側(cè)閘口(top gate)的灌注方式將鑄模化合物(Molding Compound)轉(zhuǎn)注鑄模為金屬承載板100上的鑄模化合物基板結(jié)構(gòu)110。其中單次的轉(zhuǎn)注鑄模只能在金屬承載板100上形成六個互不接觸的鑄模化合物基板結(jié)構(gòu)110，如圖1A至圖1D所示依序進行四次轉(zhuǎn)注鑄模才能在全板面金屬承載板100上完成鑄模化合物基板結(jié)構(gòu)110的制程。

圖2為圖1A的鑄模化合物基板結(jié)構(gòu)A-A’截面圖。鑄模化合物基板結(jié)構(gòu)110制作于金屬承載板100上，其包括有第一導(dǎo)線層120、第一導(dǎo)電柱層130、鑄模化合物層(MoldingCompound Layer)140、介電材料層(Dielectric material layer)150、第二導(dǎo)線層160及防焊層170。第一導(dǎo)線層120設(shè)置在金屬承載板100上，第一導(dǎo)電柱層130設(shè)置在第一導(dǎo)線層120上。憑借轉(zhuǎn)注鑄模(Transfer Molding)方法將復(fù)數(shù)組鑄模化合物層140設(shè)置在第一導(dǎo)線層120與第一導(dǎo)電柱層130的部份區(qū)域內(nèi)，其中每一鑄模化合物層140之間具有空隙142而互不接觸。介電材料層150設(shè)置在鑄模化合物層140上，第二導(dǎo)線層160設(shè)置在第一導(dǎo)電柱層130、鑄模化合物層140與介電材料層150上，防焊層170設(shè)置在介電材料層150與第二導(dǎo)線層160上。

然而，上述傳統(tǒng)的鑄模化合物基板結(jié)構(gòu)必須以鑄模化合物層140與介電材料層150作為無核心基板(Coreless Substrate)的主體材料，并利用電鍍導(dǎo)電柱層形成導(dǎo)通與鑄模互連基板(Molded Interconnection Substrate,MIS)封裝方式于基板制作中，除可改善單獨使用鑄模化合物層作為無核心基板所造成的剛性過強而易碎裂的缺點外，更可增加鑄模化合物層的穩(wěn)定度，故可適用于高密度、細線寬與細間距的多層疊層的封裝制程。