[發明專利]雷達測試中多路數據的實時記錄裝置及實現數據實時記錄的方法

有效

• 申請號: 201410283538.8
• 申請日: 2014-06-23
• 公開（公告）號: CN104020457A
• 公開（公告）日: 2014-09-03
• 發明（設計）人: 付寧;趙浩然;施睿;喬立巖
• 申請（專利權）人: 哈爾濱工業大學
• 主分類號: G01S7/40
• 分類號: G01S7/40
• 代理公司: 哈爾濱市松花江專利商標事務所 23109
• 代理人: 張宏威

1.雷達測試中多路數據的實時記錄裝置，它包括CF卡(1)、USB控制芯片(2)、E²PROM存儲器(4)和n個通訊單元(6)，n為正整數，其特征在于，它還包括FPGA控制電路(3)，

FPGA控制電路(3)包括n個通訊接口邏輯模塊(3-1)、數據處理邏輯模塊(3-3)、CF卡存儲控制邏輯模塊(3-5)、E²PROM讀寫控制邏輯模塊(3-6)、主控邏輯模塊(3-10)、上傳控制邏輯模塊(3-9)、USB接口邏輯模塊(3-7)、n路同步FIFO存儲器(3-2)、前端同步FIFO存儲器(3-4)、后端同步FIFO存儲器(3-12)、寫USB異步FIFO存儲器(3-8)和讀USB異步FIFO存儲器(3-11)，

所述每個通訊單元(6)的控制信號輸出或輸入端連接每個通訊接口邏輯模塊(3-1)的控制信號輸入或輸出端，每個通訊接口邏輯模塊(3-1)的數據信號輸出端連接每個同步FIFO存儲器(3-2)的數據信號輸入端，n個同步FIFO存儲器(3-2)的數據信號輸出端均連接數據處理邏輯模塊(3-3)的數據信號輸入端，數據處理邏輯模塊(3-3)的數據信號輸出端連接前端同步FIFO存儲器(3-4)的數據信號輸入端，前端同步FIFO存儲器(3-4)的數據信號輸出端連接CF卡存儲控制邏輯模塊(3-5)的數據信號輸入端，CF卡存儲控制邏輯模塊(3-5)的控制信號輸入或輸出端連接CF卡(1)的控制信號輸出或輸入端，CF卡存儲控制邏輯模塊(3-5)的數據信號輸出端連接CF卡(1)的數據信號輸入端，CF卡存儲控制邏輯模塊(3-5)的地址信號輸出端連接CF卡(1)的地址信號輸入端，

CF卡存儲控制邏輯模塊(3-5)的數據信號輸出端連接后端同步FIFO存儲器(3-12)的數據信號輸入端，CF卡存儲控制邏輯模塊(3-5)的結束地址信號輸入端連接E²PROM讀寫控制邏輯模塊(3-6)的結束地址信號輸出端，CF卡存儲控制邏輯模塊(3-5)的扇區號的數據信號輸出端連接E²PROM讀寫控制邏輯模塊(3-6)的扇區號的數據信號輸入端，E²PROM讀寫控制邏輯模塊(3-6)的控制信號輸入或輸出端連接E²PROM存儲器(4)的控制信號輸出或輸入端，CF卡存儲控制邏輯模塊(3-5)的數據信號輸出端連接后端同步FIFO存儲器(3-12)的數據信號輸入端，后端同步FIFO存儲器(3-12)的數據信號輸出端連接上傳控制邏輯模塊(3-9)的數據信號輸入端，上傳控制邏輯模塊(3-9)的數據信號輸出端連接寫USB異步FIFO存儲器(3-8)的數據信號輸入端，寫USB異步FIFO存儲器(3-8)的數據信號輸出端連接USB接口邏輯模塊(3-7)的數據信號輸入端，USB接口邏輯模塊(3-7)的控制信號輸入或輸出端連接USB控制芯片(2)的控制信號輸出或輸入端，USB接口邏輯模塊(3-7)的數據信號輸入或輸出端連接USB控制芯片(2)的控制信號輸出或輸入端，USB接口邏輯模塊(3-7)的地址信號輸出端連接USB控制芯片(2)的地址信號輸入端，USB接口邏輯模塊(3-7)的數據信號輸出端連接讀USB異步FIFO存儲器(3-11)的數據信號輸入端，讀USB異步FIFO存儲器(3-11)的數據信號輸出端連接主控邏輯模塊(3-10)的數據信號輸入端。

2.根據權利要求1所述的雷達測試中多路數據的實時記錄裝置，其特征在于，每個通訊單元(6)的通訊方式為串行通訊、并行通訊、單工或雙工中的一種。

3.根據權利要求1所述的雷達測試中多路數據的實時記錄裝置，其特征在于，它還包括計算機(5)和供電電路(7)，

所述USB控制芯片(2)的控制信號輸入端連接計算機(5)的控制信號輸出端，USB控制芯片(2)的數據信號輸出端連接計算機(5)的數據信號輸入端，

供電電路(7)用于為整個裝置提供供電電源。