[發明專利]高速時鐘占空比檢測系統有效
| 申請號: | 201410283505.3 | 申請日: | 2014-06-23 |
| 公開(公告)號: | CN104079265A | 公開(公告)日: | 2014-10-01 |
| 發明(設計)人: | 李磊 | 申請(專利權)人: | 四川和芯微電子股份有限公司 |
| 主分類號: | H03K3/017 | 分類號: | H03K3/017 |
| 代理公司: | 暫無信息 | 代理人: | 暫無信息 |
| 地址: | 610041 四川省*** | 國省代碼: | 四川;51 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 高速 時鐘 檢測 系統 | ||
技術領域
本發明涉及集成電路領域,更具體地涉及一種高速時鐘占空比檢測系統。
背景技術
高速集成電路設計對時鐘信號的質量越來越高。時鐘信號質量除了傳統的時鐘抖動外,時鐘占空比越來越成為影響高速集成電路性能的關鍵因素。所以對高速時鐘的占空比進行實時檢測是非常重要的。
但是,目前在集成電路中檢測高速時鐘的占空比的方式是在芯片外圍引入一個高速時鐘,對待測高速時鐘進行多次采樣,但外圍多引入的高速時鐘一般為待測高速時鐘頻率的兩倍或更多,由于芯片封裝、測試設備等諸多因素的影響,易造成引入的高速時鐘的占空比、頻率的變化,因而使得檢測得到的占空比結果不精確。
因此,有必要提供一種改進的高速時鐘占空比檢測系統來克服上述缺陷。
發明內容
本發明的目的是提供一種高速時鐘占空比檢測系統,本發明的占空比檢測系統可快速地檢測待測高速時鐘的占空比,而且檢測結果準確、精度高,本發明的檢測系統所占版圖面積小,功耗低,適用范圍廣。
為實現上述目的,本發明提供一種高速時鐘占空比檢測系統,其包括第一檢測環路與第二檢測環路,所述第一檢測環路包括第一采樣器、第一多相位時鐘發生器及數字邏輯電路,所述第一多相位時鐘發生器根據待測高速時鐘產生n相時鐘脈沖,并將產生的n相時鐘脈沖輸入至所述第一采樣器,n為大于或等于3的自然數,所述第一采樣器根據接收的n相時鐘脈沖對輸入的待測高速時鐘進行采樣,所述第一采樣器將采樣后的第一高速時鐘信號輸入所述數字邏輯電路,所述數字邏輯電路計數輸入的第一高速時鐘信號的占空比并輸出第一計數結果;所述第二檢測環路連接于所述第一多相位時鐘發生器與所述數據邏輯電路之間,所述第二檢測環路根據所述第一多相位時鐘發生器輸出的一對上升沿/下降沿發生變化的相鄰時鐘而產生m相時鐘脈沖,m為大于或等于3的自然數,并在所述m相時鐘脈沖下對所述待測高速時鐘進行采樣,且將采樣后的第二高速時鐘信號輸入至所述數字邏輯電路,所述數字邏輯電路計數輸入的第二高速時鐘信號的占空比并輸出第二計數結果。
較佳地,所述第二檢測環路包括邊沿邏輯判斷電路、時鐘選擇器、第二多相位時鐘發生器及第二采樣器,所述邊沿邏輯判斷電路判斷所述第一采樣器輸出的第一高速時鐘信號的上升沿/下降沿變化,所述時鐘選擇器根據所述邊沿邏輯判斷電路的判斷結果在所述第一多相位時鐘發生器輸出的n相時鐘脈沖中選擇上升沿/下降沿發生變化的相鄰兩相時鐘,并將該兩相時鐘輸入至所述第二多相位時鐘發生器,所述第二多相位時鐘發生器在該相鄰兩相時鐘的相位之間產生m相時鐘脈沖,所述第二采樣器根據接收的m相時鐘脈沖對輸入的待測高速時鐘進行采樣,且將采樣后的第二高速時鐘信號輸入至所述數字邏輯電路,所述數字邏輯電路計數輸入的第二高速時鐘信號的占空比并輸出第二計數結果。
較佳地,所述m相時鐘脈沖包括所述時鐘選擇器輸出的相鄰兩相時鐘脈沖,且所述m相時鐘脈沖的第一相時鐘脈沖為所述相鄰兩相時鐘脈沖中相位靠前的一相時鐘脈沖,所述m相時鐘脈沖的最后一相時鐘脈沖為所述相鄰兩相時鐘脈沖中相位靠后的一相時鐘脈沖。
較佳地,所述第一采樣器在所述待測高速時鐘的一個時鐘周期內對所述待測高速時鐘進行n次采樣。
較佳地,所述邊沿邏輯判斷電路在所述待測高速時鐘的一個時鐘周期內對所述第一采樣器輸出的第一高速時鐘信號進行上升沿/下降沿變化的判斷。
與現有技術相比,本發明的高速時鐘占空比檢測系統由于包括第一檢測環路與第二檢測環路,使得所述第一檢測環路與第二檢測環路均對待測高速時鐘的占空比進行檢測,分別得出第一計數結果與第二計數結果,且所述第二檢測環路在第一檢測環路采樣的n相時鐘脈沖之中選擇一對上升沿/下降沿發生變化的相鄰時鐘而產生m相時鐘脈沖,在該m相時鐘脈沖下再次對待測高速時鐘進行采樣,從而再次檢測所述待測高速時鐘的占空比進行檢測;因此本發明的高速時鐘占空比檢測系統檢測結果準確、精度高;而且所占版圖面積小,功耗低,適用范圍廣。
通過以下的描述并結合附圖,本發明將變得更加清晰,這些附圖用于解釋本發明。
附圖說明
圖1為本發明高速時鐘占空比檢測系統的結構框圖。
圖2為高速時鐘占空比檢測系統的工作時序圖。
具體實施方式
現在參考附圖描述本發明的實施例,附圖中類似的元件標號代表類似的元件。如上所述,本發明提供了一種高速時鐘占空比檢測系統,本發明的占空比檢測系統可快速地檢測待測高速時鐘的占空比,而且檢測結果準確、精度高,本發明的檢測系統所占版圖面積小,功耗低,適用范圍廣。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于四川和芯微電子股份有限公司,未經四川和芯微電子股份有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201410283505.3/2.html,轉載請聲明來源鉆瓜專利網。





