[發明專利]高速時鐘占空比檢測系統

有效

• 申請號: 201410283505.3
• 申請日: 2014-06-23
• 公開（公告）號: CN104079265A
• 公開（公告）日: 2014-10-01
• 發明（設計）人: 李磊
• 申請（專利權）人: 四川和芯微電子股份有限公司
• 主分類號: H03K3/017
• 分類號: H03K3/017
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種高速時鐘占空比檢測系統，其特征在于，包括第一檢測環路與第二檢測環路，所述第一檢測環路包括第一采樣器、第一多相位時鐘發生器及數字邏輯電路，所述第一多相位時鐘發生器根據待測高速時鐘產生n相時鐘脈沖，并將產生的n相時鐘脈沖輸入至所述第一采樣器，n為大于或等于3的自然數，所述第一采樣器根據接收的n相時鐘脈沖對輸入的待測高速時鐘進行采樣，所述第一采樣器將采樣后的第一高速時鐘信號輸入所述數字邏輯電路，所述數字邏輯電路計數輸入的第一高速時鐘信號的占空比并輸出第一計數結果；所述第二檢測環路連接于所述第一多相位時鐘發生器與所述數據邏輯電路之間，所述第二檢測環路根據所述第一多相位時鐘發生器輸出的一對上升沿/下降沿發生變化的相鄰時鐘而產生m相時鐘脈沖，m為大于或等于3的自然數，并在所述m相時鐘脈沖下對所述待測高速時鐘進行采樣，且將采樣后的第二高速時鐘信號輸入至所述數字邏輯電路，所述數字邏輯電路計數輸入的第二高速時鐘信號的占空比并輸出第二計數結果。

2.如權利要求1所述的高速時鐘占空比檢測系統，其特征在于，所述第二檢測環路包括邊沿邏輯判斷電路、時鐘選擇器、第二多相位時鐘發生器及第二采樣器，所述邊沿邏輯判斷電路判斷所述第一采樣器輸出的第一高速時鐘信號的上升沿/下降沿變化，所述時鐘選擇器根據所述邊沿邏輯判斷電路的判斷結果在所述第一多相位時鐘發生器輸出的n相時鐘脈沖中選擇上升沿/下降沿發生變化的相鄰兩相時鐘，并將該兩相時鐘輸入至所述第二多相位時鐘發生器，所述第二多相位時鐘發生器在該相鄰兩相時鐘的相位之間產生m相時鐘脈沖，所述第二采樣器根據接收的m相時鐘脈沖對輸入的待測高速時鐘進行采樣，且將采樣后的第二高速時鐘信號結果輸入至所述數字邏輯電路，所述數字邏輯電路計數輸入的第二高速時鐘信號的占空比并輸出第二計數結果。

3.如權利要求2所述的高速時鐘占空比檢測系統，其特征在于，所述m相時鐘脈沖包括所述時鐘選擇器輸出的相鄰兩相時鐘脈沖，且所述m相時鐘脈沖的第一相時鐘脈沖為所述相鄰兩相時鐘脈沖中相位靠前的一相時鐘脈沖，所述m相時鐘脈沖的最后一相時鐘脈沖為所述相鄰兩相時鐘脈沖中相位靠后的一相時鐘脈沖。

4.如權利要求2所述的高速時鐘占空比檢測系統，其特征在于，所述第一采樣器在所述待測高速時鐘的一個時鐘周期內對所述待測高速時鐘進行n次采樣。

5.如權利要求2所述的高速時鐘占空比檢測系統，其特征在于，所述邊沿邏輯判斷電路在所述待測高速時鐘的一個時鐘周期內對所述第一采樣器輸出的第一高速時鐘信號進行上升沿/下降沿變化的判斷。