[發明專利]芯片封裝結構及電子裝置在審
| 申請號: | 201410282967.3 | 申請日: | 2014-06-23 |
| 公開(公告)號: | CN104979335A | 公開(公告)日: | 2015-10-14 |
| 發明(設計)人: | 石智仁 | 申請(專利權)人: | 南茂科技股份有限公司 |
| 主分類號: | H01L25/065 | 分類號: | H01L25/065;H01L23/31;H01L23/495 |
| 代理公司: | 上海專利商標事務所有限公司 31100 | 代理人: | 張振軍 |
| 地址: | 中國臺灣新竹縣*** | 國省代碼: | 中國臺灣;71 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 芯片 封裝 結構 電子 裝置 | ||
技術領域
本發明有關于一種芯片封裝結構及電子裝置,特別是有關于一種導線架封裝的芯片封裝結構及電子裝置。
背景技術
隨著消費市場的變遷,消費者對于產品輕薄短小的需求也日益增加,尤其是電子產品,往往需要在有限體積內,提供更多功能,更大的資料容量或更快運算速度。然而,在半導體技術上,經由納米技術的發展,芯片的集成度不斷提升,相對在半導體芯片封裝上也要求密度更高、腳位更多。因此,封裝體內部芯片的堆疊與整合,或者封裝體間的堆疊技術,都廣泛地應用于許多電子產品中。舉例而言,動態隨機存取存儲器、快閃存儲器、固態硬盤等都應用了芯片堆疊(stacked?die)或封裝堆疊(Package?on?Package,PoP)技術,以提高其存儲器容量。此外,封裝堆疊也可以應用于存儲器芯片封裝與邏輯芯片封裝的堆疊。
因此,無論芯片堆疊封裝,或者封裝體堆疊,都是近年來熟習此技藝者致力開發與研究的課題。
發明內容
本發明的觀點之一就是提供一種芯片封裝結構,將二個芯片上有引腳(LOC)/引腳上有芯片(COL)的導線架封裝半成品疊合成一封裝單體,以利于封裝體的堆疊。
本發明的另一觀點就是提供一種芯片封裝結構,利用導線架封裝,將二個相同或不同的芯片堆疊成一封裝單體,以利于封裝體的堆疊。
本發明的再一觀點就是提供一種芯片封裝結構,將二個導線架疊合并形成一封裝單體,使其上下二面都具有對外接點,以利于封裝體的堆疊。
根據本發明上述及其他觀點,提出一種芯片封裝結構,包括:一封裝材料,具有一封裝上表面及相對的一封裝下表面;多個第一引腳,每一第一引腳分別具有一第一內引腳部及一第一外引腳部,第一引腳配置于封裝材料中,第一外引腳部的一第一表面暴露于封裝上表面;一第一芯片,配置于封裝材料中,第一芯片位于第一內引腳部上并與第一引腳電性連接;多個第二引腳,每一第二引腳分別具有一第二內引腳部及一第二外引腳部,第二引腳配置于封裝材料中,第二外引腳部的一第二表面暴露于封裝下表面;一第二芯片,配置于封裝材料中,第二芯片位于第二內引腳部上并與第二引腳電性連接;以及一粘合層,配置于封裝材料中并位于第一引腳與第二引腳之間,使得第一引腳與第二引腳相互連接。
在本發明的某些實施例中,第一內引腳部的厚度小于第一外引腳部的厚度,使得第一內引腳部與封裝上表面間形成一第一容置空間,第一芯片位于第一容置空間中。第二內引腳部的厚度小于第二外引腳部的厚度,使得第二內引腳部與封裝下表面間形成一第二容置空間,第二芯片位于第二容置空間中。
在本發明的某些實施例中,粘合層包括一非導電膠,第一引腳分別對應第二引腳,并經由非導電膠電性隔離。
在本發明的某些實施例中,粘合層包括一導電膠,部分第一引腳分別對應部分第二引腳,并經由導電膠電性連接。粘合層更包括一非導電膠,其他部分第一引腳分別對應其他部分第二引腳,并經由非導電膠電性隔離。在其他實施例中,其他部分第一引腳與其他部分第二引腳錯位排列,以使彼此電性隔離。
根據本發明上述及其他觀點,本發明的另一態樣是提出一種電子裝置,包括:一芯片封裝結構以及一線路板。芯片封裝結構,包括:一封裝材料,具有一封裝上表面及相對的一封裝下表面;多個第一引腳,每一第一引腳分別具有一第一內引腳部及一第一外引腳部,第一引腳配置于封裝材料中,第一外引腳部的一第一表面暴露于封裝上表面;一第一芯片,配置于封裝材料中,第一芯片位于第一內引腳部上并與第一引腳電性連接;多個第二引腳,每一第二引腳分別具有一第二內引腳部及一第二外引腳部,第二引腳配置于封裝材料中,第二外引腳部的一第二表面暴露于封裝下表面;一第二芯片,配置于封裝材料中,第二芯片位于第二內引腳部上并與第二引腳電性連接;以及一粘合層,配置于封裝材料中并位于第一引腳與第二引腳之間,使得第一引腳與第二引腳相互連接。芯片封裝結構設置于線路板上,并通過第二外引腳部的第二表面與線路板電性連接。
在本發明的某些實施例中,更包括一導電元件,電性連接第一外引腳部的第一表面與線路板。
在本發明的某些實施例中,第一內引腳部的厚度小于第一外引腳部的厚度,使得第一內引腳部與封裝上表面間形成一第一容置空間,第一芯片位于第一容置空間中。第二內引腳部的厚度小于第二外引腳部的厚度,使得第二內引腳部與封裝下表面間形成一第二容置空間,第二芯片位于第二容置空間中。
在本發明的某些實施例中,粘合層包括一非導電膠,第一引腳分別對應第二引腳,并經由非導電膠電性隔離。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于南茂科技股份有限公司,未經南茂科技股份有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201410282967.3/2.html,轉載請聲明來源鉆瓜專利網。
- 同類專利
- 專利分類





