[發明專利]一種半導體器件的制造方法

有效

• 申請號: 201410281295.4
• 申請日: 2014-06-20
• 公開（公告）號: CN105336667B
• 公開（公告）日: 2018-10-23
• 發明（設計）人: 余云初;沈憶華;傅豐華
• 申請（專利權）人: 中芯國際集成電路制造（北京）有限公司;中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L21/768
• 分類號: H01L21/768
• 代理公司: 北京市磐華律師事務所 11336
• 代理人: 高偉;趙禮杰

本發明提供一種半導體器件的制造方法，涉及半導體技術領域。該方法包括：S101：提供包括半導體襯底、柵極和有源區的前端器件，形成層間介電層；S102：利用第一掩膜板在層間介電層上形成覆蓋相鄰有源區之間的至少部分區域的第一掩膜層；S103：利用第二掩膜板形成覆蓋層間介電層且在相鄰的有源區的上方具有開口的第二掩膜層，其中所述開口的至少一部分區域位于第一掩膜層的正上方；S104：利用第二掩膜層以及第一掩膜層對層間介電層進行刻蝕以形成預定圖案，所述預定圖案為所述第二掩膜層的圖案減去其與所述第一掩膜層重疊的區域所對應的圖案。該方法通過采用第一掩膜板與第二掩膜板配合來形成有源區接觸孔，可以使構圖工藝易于控制，有利于提高良率。

技術領域

本發明涉及半導體技術領域，具體而言涉及一種半導體器件的制造方法。

背景技術

在半導體技術領域中，局部互連采用相對較薄的導電層(例如氮化鈦)提供集成電路中元器件之間的短距離局部互連，該導電層通常比傳統的用于形成電性連接的金屬具有更高的電阻。

隨著半導體技術的發展，越來越多的設計限制需要被考慮，并且，在互連結構中的導線會消耗更多的空間，這將增加制造集成電路的步驟并且會降低電路在電性互連級的密度。例如，在某些半導體器件的制造方法中，由于設計的限制，可能會需要兩道或三道構圖工藝來實現特定圖案(例如接觸孔)的構圖，而由于兩道或三道構圖工藝將用到兩個或三個掩膜板，會導致相關工藝難以被很好地控制，可能出現圖案交疊、圖案末端成圓角等問題。

在一種半導體器件的制造方法中，在層間介電層(IL)內形成用于連接有源區(指源極和漏極)12的接觸孔(簡稱有源區接觸孔)時需要用到第一掩膜板101，形成用于連接柵極11的接觸孔(簡稱柵極接觸孔)需要用到第二掩膜板102，其原理圖如圖1所示。其中，該半導體器件的制造方法存在如下問題：(1)形成的接觸孔的圖案末端容易形成圓角(即，標號1所示的位置容易形成圓角)；(2)利用第一掩膜板形成的接觸孔可能與利用第二掩膜板形成的接觸孔發生橋接(即，標號2所示的位置容易發生橋接)；(3)相鄰的有源區接觸孔之間的距離難以很好的控制(即，標號3所示的距離比較難控制)。

在另一種半導體器件的制造方法中，在層間介電層(IL)內形成用于連接有源區22的接觸孔(簡稱有源區接觸孔)時需要用到第一掩膜板201和第二掩膜板202，形成用于連接柵極21的接觸孔(簡稱柵極接觸孔)需要用到第三掩膜板203，其原理圖如圖2所示。其中，該半導體器件的制造方法也存在如下問題：(1)形成的接觸孔的圖案末端容易形成圓角(即，標號1所指位置容易形成圓角)；(2)利用第三掩膜板形成的接觸孔可能與利用第二掩膜板形成的接觸孔發生橋接(即，標號2所示的位置容易發生橋接)；(3)相鄰的有源區接觸孔之間的距離難以很好的控制(即，標號3所示的距離比較難控制)。

由此可見，上述的半導體器件的制造方法，在進行局部互連時，在用到兩道或三道構圖工藝來實現對有源區接觸孔以及柵極接觸孔的構圖時，存在工藝難以很好地控制，可能出現圖案交疊、圖案末端成圓角等問題，會造成制得半導體器件的良率下降。因此，為解決上述技術問題，有必要提出一種新的半導體器件的制造方法。

發明內容

針對現有技術的不足，本發明提供一種新的半導體器件的制造方法，以提高制得的半導體器件的良率。

本發明實施例的半導體器件的制造方法，包括：

步驟S101：提供包括半導體襯底的前端器件，在所述前端器件上形成層間介電層；

步驟S102：利用第一掩膜板在所述層間介電層上形成作為切割掩膜的第一掩膜層；

步驟S103：利用第二掩膜板在所述層間介電層上形成至少一部分區域與所述第一掩膜層重疊的第二掩膜層；

步驟S104：利用所述第二掩膜層以及所述第一掩膜層對所述層間介電層進行刻蝕以形成預定圖案，其中所述預定圖案為所述第二掩膜層的圖案減去其與所述第一掩膜層重疊的區域所對應的圖案。