[發明專利]一種半導體器件的制造方法

有效

• 申請號: 201410281295.4
• 申請日: 2014-06-20
• 公開（公告）號: CN105336667B
• 公開（公告）日: 2018-10-23
• 發明（設計）人: 余云初;沈憶華;傅豐華
• 申請（專利權）人: 中芯國際集成電路制造（北京）有限公司;中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L21/768
• 分類號: H01L21/768
• 代理公司: 北京市磐華律師事務所 11336
• 代理人: 高偉;趙禮杰

1.一種半導體器件的制造方法，其特征在于，所述方法包括：

步驟S101：提供包括半導體襯底的前端器件，在所述前端器件上形成層間介電層；

步驟S102：利用第一掩膜板在所述層間介電層上形成作為切割掩膜的第一掩膜層；

步驟S103：利用第二掩膜板在所述層間介電層上形成至少一部分區域與所述第一掩膜層重疊的第二掩膜層；

步驟S104：利用所述第二掩膜層以及所述第一掩膜層對所述層間介電層進行刻蝕以形成預定圖案，使得構圖工藝易于控制，從而提高互連結構的良率，其中所述預定圖案為所述第二掩膜層的圖案減去其與所述第一掩膜層重疊的區域所對應的圖案。

2.如權利要求1所述的半導體器件的制造方法，其特征在于，所述步驟S102包括：

步驟S1021：在所述層間介電層上形成第一掩膜材料層以及位于所述第一掩膜材料層之上的光刻膠層；

步驟S1022：利用第一掩膜板對所述光刻膠層進行曝光、顯影處理，以形成圖形化的光刻膠層；

步驟S1023：利用所述圖形化的光刻膠層對所述第一掩膜材料層進行刻蝕，以形成第一掩膜層。

3.如權利要求1所述的半導體器件的制造方法，其特征在于，所述步驟S103包括：

步驟S1031：形成覆蓋所述層間介電層以及所述第一掩膜層的第二掩膜材料層；

步驟S1032：利用第二掩膜板對所述第二掩膜材料層進行圖形化，以形成至少一部分區域與所述第一掩膜層重疊的第二掩膜層。

4.如權利要求1所述的半導體器件的制造方法，其特征在于，在所述步驟S102中，所述第一掩膜層的材料包括氮化鈦。

5.如權利要求1至4任一項所述的半導體器件的制造方法，其特征在于，

在所述步驟S101中，所述前端器件還包括位于所述半導體襯底上的柵極和有源區；

在所述步驟S102中，所述第一掩膜板覆蓋相鄰的有源區之間的至少一部分區域；

在所述步驟S103中，所述第二掩膜層覆蓋所述層間介電層且在所述相鄰的有源區的上方具有開口，其中所述開口的至少一部分區域位于所述第一掩膜層的正上方；

在所述步驟S104中，所述預定圖案為位于所述第一掩膜層兩側的有源區接觸孔。

6.如權利要求5所述的半導體器件的制造方法，其特征在于，在所述步驟S101中，所述前端器件還包括形成于所述半導體襯底之上的鰭型結構。

7.如權利要求5所述的半導體器件的制造方法，其特征在于，在所述步驟S104之后還包括步驟S105：

在所述有源區接觸孔內形成金屬硅化物。

8.如權利要求7所述的半導體器件的制造方法，其特征在于，在所述步驟S105之后還包括步驟S106：

形成覆蓋所述層間介電層的第三掩膜材料層，利用第三掩膜板對所述第三掩膜材料層進行圖形化以形成在所述柵極的上方具有開口的第三掩膜層(203)。

9.如權利要求8所述的半導體器件的制造方法，其特征在于，在所述步驟S106之后還包括步驟S107：

利用所述第三掩膜層進行刻蝕以在所述層間介電層內形成柵極接觸孔，去除所述第三掩膜層。

10.如權利要求9所述的半導體器件的制造方法，其特征在于，在所述步驟S107之后還包括步驟S108：

在所述有源區接觸孔內形成連接有源區的第一金屬插塞，并在所述柵極接觸孔內形成連接柵極的第二金屬插塞。

11.如權利要求10所述的半導體器件的制造方法，其特征在于，所述步驟S108包括：

步驟S1081：在所述有源區接觸孔和所述柵極接觸孔內同時沉積金屬；

步驟S1082：通過CMP工藝去除過量的金屬，以形成所述第一金屬插塞和所述第二金屬插塞。

12.如權利要求11所述的半導體器件的制造方法，其特征在于，在所述步驟S1081中，所述金屬包括鎢。