[發明專利]一種刻蝕方法

有效

• 申請號: 201410281023.4
• 申請日: 2014-06-20
• 公開（公告）號: CN105405762B
• 公開（公告）日: 2018-06-05
• 發明（設計）人: 趙圣哲
• 申請（專利權）人: 北大方正集團有限公司;深圳方正微電子有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L21/28
• 代理公司: 北京同達信恒知識產權代理有限公司 11291
• 代理人: 黃志華

本發明公開了一種刻蝕方法，包括：用于對用來制造溝槽VDMOS器件的第一半成品進行加工，所述第一半成品包括有第一襯底，以及在所述第一襯底上形成的外延層，在所述外延層中至少形成有第一體區，在所述第一體區中至少形成有第一源區及與所述第一源區相鄰的第二源區，以及通過在所述第一源區向下刻蝕形成的第一溝槽和通過在所述第二源區向下刻蝕形成的第二溝槽，所述方法包括：在所述第一半成品的上表面生長柵氧層及第一多晶硅層；減薄所述第一多晶硅層，以形成一預設厚度的剩余多晶硅層；對所述剩余多晶硅層進行光刻及刻蝕，以至少在所述第一溝槽形成第一多晶硅柵極以及在所述第二溝槽形成第二多晶硅柵極。

技術領域

本發明涉及半導體制造領域，尤其涉及一種刻蝕方法。

背景技術

VDMOS，即垂直雙擴散金屬-氧化物半導體場效應晶體管，VDMOS兼有雙極晶體管和普通MOS器件的優點，無論是開關應用還是線形應用，VDMOS都是理想的功率器件，VDMOS主要應用于電機調速、逆變器、不間斷電源、電子開關、高保真音響、汽車電器和電子鎮流器等。溝槽型VDMOS，采用了存儲器存儲電容制備工藝中發明的溝槽刻蝕技術，使導電溝槽從橫向變成縱向，相比普通VDMOS結構消除了JFET頸區電阻，因此，大大增加了元胞密度，提高了功率半導體的電流處理能力。

目前的溝槽型VDMOS器件在完成環區，體區，源區，溝槽刻蝕，進行柵氧及多晶硅生長之后，首先，進行多晶硅的光刻及刻蝕形成多晶硅柵極，然后，沉積形成介質層。

由于溝槽型VDMOS針對不同器件設計則不同，導致溝槽之間的間距有大有小，對于溝槽之間的間距較小時多晶硅柵極凸起較高，導致后續工藝的介質層沉積時介質層相連或中空，如圖1和如圖2所示，因此，現有技術方案存在介質層相連時接觸孔的光刻及刻蝕難度較大的技術問題，甚至存在介質層中空時不能形成接觸孔的技術問題。

發明內容

本發明實施例提供了一種刻蝕方法，用于對用來制造溝槽VDMOS器件的第一半成品進行加工，所述第一半成品包括有第一襯底，以及在所述第一襯底上形成的外延層，在所述外延層中至少形成有第一體區，在所述第一體區中至少形成有第一源區及與所述第一源區相鄰的第二源區，以及通過在所述第一源區向下刻蝕形成的第一溝槽和通過在所述第二源區向下刻蝕形成的第二溝槽，所述方法包括：

在所述第一半成品的上表面生長柵氧層及第一多晶硅層；

減薄所述第一多晶硅層，以形成一預設厚度的剩余多晶硅層；

對所述剩余多晶硅層進行光刻及刻蝕，以至少在所述第一溝槽形成第一多晶硅柵極以及在所述第二溝槽形成第二多晶硅柵極。

可選的，所述減薄所述第一多晶硅層，具體為：

以干法刻蝕，濕法刻蝕或物理方式減薄所述第一多晶硅層。

可選的，所述減薄所述第一多晶硅層，以形成一預設厚度的剩余多晶硅層，具體為：

減薄所述第一多晶硅層，使形成的所述剩余多晶硅層的厚度為5000埃至6000埃。

可選的，在所述對所述剩余多晶硅層進行光刻及刻蝕，以至少在所述第一溝槽形成第一多晶硅柵極以及在所述第二溝槽形成第二多晶硅柵極之后，所述方法還包括：

沉積形成一預設厚度的介質層；

光刻及刻蝕所述介質層，以形成與所述溝槽VDMOS器件的功能對應的至少一個接觸孔。

本申請實施例中提供的一個或多個技術方案，至少具有如下技術效果或優點：