[發明專利]摻雜柵極和源漏極的方法及半導體器件的制備方法

有效

• 申請號: 201410280322.6
• 申請日: 2014-06-20
• 公開（公告）號: CN105448685B
• 公開（公告）日: 2018-06-08
• 發明（設計）人: 吳永玉
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L21/28
• 分類號: H01L21/28;H01L21/265
• 代理公司: 北京康信知識產權代理有限責任公司 11240
• 代理人: 吳貴明;張永明

本申請公開了一種摻雜柵極和源漏極的方法及半導體器件的制備方法。摻雜柵極和源漏極的方法包括：提供形成有預備柵極的襯底；快速熱退火處理形成有預備柵極的襯底；在襯底表面上，形成環繞預備柵極設置的抗反射層；對預備柵極進行第一次離子注入，形成過渡柵極；去除抗反射層，對過渡柵極和過渡柵極兩側的襯底進行第二次離子注入，以形成柵極和位于柵極兩側的源極和漏極；其中，抗反射層為固體抗反射層。上述方法中，將快速熱退火處理的步驟設定在進行第一次離子注入之前進行，有利于防止預備柵極中晶粒長大、晶粒之間出現較大的縫隙，從而有利于避免所注入的離子穿過縫隙進入襯底，使源漏極出現導通而發生隧穿效應。

技術領域

本發明涉及半導體制造領域，具體而言，涉及一種摻雜柵極和源漏極的方法及半導體器件的制備方法。

背景技術

在半導體的制造過程中，通常包括在襯底上形成柵極和在柵極兩側形成源漏極的步驟，而在形成柵極(多晶硅材料制成的柵極)和源漏極的步驟中通常采用摻雜工藝進行。在實際操作的過程中，往往需要使柵極的摻雜濃度高于源漏極的摻雜濃度。為了實現這一目的，目前摻雜形成柵極和源漏極的方法主要包括以下步驟：1、在襯底上形成多晶硅層，對多晶硅層進行離子注入；2、在離子注入后進行快速退火處理，以提高多晶硅層中晶粒的完整性和密度；3、利用光刻、刻蝕工藝形成柵極，利用沉積、刻蝕工藝形成側壁層；4、對柵極和柵極兩側的襯底進行離子注入，形成源漏極。

然而，上述摻雜過程中，在第一次離子注入后進行快速退火處理，所注入的離子會在快速熱退火過程中促進多晶硅層中的多晶硅晶粒長大，晶粒的體積增大，會使晶粒之間的縫隙相應增大。同時，隨著尺寸的縮小，半導體襯底上的柵極線寬也隨之減小。兩方面的因素下，在對柵極和柵極兩側的襯底進行離子注入時，極易使柵極中的離子穿過晶粒之間的縫隙進入下方的襯底中。從而導致源漏極之間的距離變短，出現交疊電容變大、芯片工作速度變慢的問題。嚴重時，從柵極擴散至襯底中的離子會導致源漏極導通，產生隧穿效應。

由此可見，目前雖然能夠使半導體襯底中的柵極和源漏極具有不同的摻雜濃度，但極易導致源漏極產生隧穿效應，從而降低半導體芯片的質量。

發明內容

本發明旨在提供一種摻雜柵極和源漏極的方法及半導體器件的制備方法，以解決現有技術中源漏極易導通而產生的隧穿效應。

為了實現上述目的，根據本發明的一個方面，提供了一種摻雜柵極和源漏極的方法，其包括以下步驟：提供形成有預備柵極的襯底；快速熱退火處理形成有預備柵極的襯底；在襯底表面上，形成環繞預備柵極設置的抗反射層；對預備柵極進行第一次離子注入，形成過渡柵極；去除抗反射層，對過渡柵極和過渡柵極兩側的襯底進行第二次離子注入，以形成柵極和位于柵極兩側的源極和漏極；其中，抗反射層為固體抗反射層。

進一步地，形成抗反射層的步驟包括：在襯底上形成覆蓋預備柵極的預備抗反射層；以及去除位于預備柵極上方的預備抗反射層，形成抗反射層。

進一步地，去除位于預備柵極上方的預備抗反射層的步驟中，平坦化處理形成上表面與預備柵極的上表面平齊的抗反射層。

進一步地，上述預備抗反射層的厚度為

進一步地，在形成抗反射層的步驟前，還包括在預備柵極的側壁上形成側壁層的步驟。

進一步地，上述抗反射層的材料不同于側壁層的材料。

進一步地，上述抗反射層為通過化學氣相沉積法形成的氧化物層、氮氧化物層或石墨層，優選氧化物層為二氧化硅層，氮氧化物層為氮氧化硅層。

進一步地，去除抗反射層的方法為干法刻蝕、濕法刻蝕，或者干法刻蝕與濕法刻蝕混用。

進一步地，上述第一次離子注入和第二次離子注入的步驟中，所注入的離子為N型元素或P型元素；優選N型元素為磷或砷，優選P型元素為硼或銦。