[發明專利]一種同時改善STI和FG Poly填充空洞的閃存器件工藝方法

在審

• 申請號: 201410273891.8
• 申請日: 2014-06-18
• 公開（公告）號: CN105470201A
• 公開（公告）日: 2016-04-06
• 發明（設計）人: 殷冠華;陳廣龍;邢芝鳩
• 申請（專利權）人: 上海華力微電子有限公司
• 主分類號: H01L21/8247
• 分類號: H01L21/8247;H01L21/762;H01L21/28
• 代理公司: 上海申新律師事務所 31272
• 代理人: 吳俊

技術領域

本發明涉及用于半導體工藝領域，尤其涉及一種同時改善STI 和FGPoly填充空洞的閃存器件工藝方法。

背景技術

在65nm節點的閃存產品開發中，由于設計規格要求，閃存陣列 STI(淺槽隔離)和AA(ActiveArea：有源區)的尺寸較小，STI 尺寸較小會使淺槽隔離氧化硅的填充產生空洞，同時，AA尺寸較小 也容易產生浮柵多晶硅(FGPoly)填充的空洞，這是業界在同種及 以下節點普遍會面臨的工藝問題。該問題會導致嚴重的良率損失和可 靠性問題，普遍采用的方法是購買填充能力更強更為先進的工藝的機 臺，但工藝越為先進的機臺價格也更為昂貴。

中國專利(CN102610551A)公開了一種減少淺溝槽隔離缺陷的 工藝方法，該工藝步驟如下：1)進行有源區氧化物沉積，氮化硅(SIN) 沉積，形成襯底；2)進行淺溝槽隔離(STI)刻蝕；3)進行淺溝槽 隔離(STI)內襯氧化物層沉積；4)進行含氮的等離子體處理；5) 進行淺溝槽隔離(STI)高密度等離子體沉積；6)進行透射電鏡(TEM) 空洞檢測；7)如檢測結果不符合要求，則對工藝參數進行調整，再 次實施步驟(5)淺溝槽隔離(STI)高密度等離子體沉積；如檢測結 果符合要求，則確認工藝參數，確定工藝流程。該發明的工藝方法可 縮短高密度等離子體化學氣相淀積(HDPCVD)填充淺溝槽隔離(STI) 的工藝調整周期，非常適于實用。但該專利不能同時改善STI和FG Poly填充空洞。

中國專利(CN103021925A)公開了一種淺溝槽隔離結構(STI) 的制作工藝、溝槽的刻蝕方法和光刻膠的處理方法，其中淺溝槽隔離 結構的制作工藝包括：利用HBr處理光刻膠，使得光刻膠硬度增強， 同時在光刻膠的表面形成聚合物膜；利用含C-F基團或S-F基團的強 腐蝕劑去除所述聚合物膜；利用光刻膠作為掩模進行刻蝕，在半導體 襯底中形成底部平整的淺溝槽隔離結構的溝槽圖形。該發明減小了所 述淺溝槽隔離結構漏電的情況，能實現符合要求的隔離效果。但該專 利不能同時改善STI和FGPoly填充空洞。

發明內容

鑒于上述問題，本發明提供一種同時改善STI和FGPoly填充空 洞的閃存器件工藝方法。

本發明解決技術問題所采用的技術方案為：

一種同時改善STI和FGPoly填充空洞的閃存器件工藝方法，包 括以下步驟：

步驟1，設計閃存器件；

步驟2，通過調整隔離淺槽的開口形貌來調整STI填充空洞，并 建立隔離淺槽的開口形貌與STI填充空洞的關系；

步驟3，通過調整PADSiN的厚度來調整FGPoly填充空洞，并 建立PADSiN的厚度和FGPoly填充空洞的關系；

步驟4，通過隔離淺槽的開口形貌與STI填充空洞的關系以及PAD SiN的厚度和FGPoly填充空洞的關系，選擇隔離淺槽的開口形貌與 PADSiN的厚度的組合。

優選的，所述步驟2中的隔離淺槽的開口形貌呈錐形。

優選的，所述步驟2中通過選擇不同傾斜角度的隔離淺槽的開口 形貌來整隔離淺槽的開口形貌。

優選的，所述步驟2中隔離淺槽的開口形貌的傾斜角度越大，所 述STI填充空洞越少。

優選的，所述步驟4中隔離淺槽的開口形貌的傾斜角度越大，所 述STI填充空洞越少，所述FGPoly填充空洞越多。

優選的，所述步驟4中，在所述隔離淺槽的開口形貌與STI填充 空洞的關系的基礎上，通過PADSiN的厚度和FGPoly填充空洞的關 系，選擇隔離淺槽的開口形貌與PADSiN的厚度的組合。

優選的，所述步驟4中的PADSiN的厚度越小，所述STI填充空 洞越少，所述FGPoly填充空洞越少。

本發明的技術方案在現有工藝能力的基礎上，通過組合調整AA 的形貌和PADSiN的厚度這一工藝流程和方法來同時有效得改善STI 和FGPoly填充空洞問題，整體提升了閃存產品良率和可靠性。

附圖說明

參考所附附圖，以更加充分的描述本發明的實施例。然而，所附 附圖僅用于說明和闡述，并不構成對本發明范圍的限制。

圖1本發明實施例調整的不同STI的結構示意圖；

圖2本發明實施例調整的不同STI產生的STI孔洞的結構示意 圖；