[發明專利]JFET器件及其制造方法

有效

• 申請號: 201410269945.3
• 申請日: 2014-06-17
• 公開（公告）號: CN104518034B
• 公開（公告）日: 2020-11-24
• 發明（設計）人: 寧開明;金鋒
• 申請（專利權）人: 上海華虹宏力半導體制造有限公司
• 主分類號: H01L29/808
• 分類號: H01L29/808;H01L21/337;H01L29/06;H01L21/265
• 代理公司: 上海浦一知識產權代理有限公司 31211
• 代理人: 丁紀鐵

本發明公開了一種JFET器件，漂移區由形成于第一導電類型摻雜的襯底上的第二導電類型摻雜的第一深阱區組成；體區包括第二導電類型摻雜的第二深阱區和溝道區；溝道區位于第一深阱區和第二深阱區之間，溝道區包括兩個以上等間隔排列的第二導電類型摻雜的第三深阱區，相鄰第三深阱區之間的間隔區的摻雜雜質由相鄰的第三深阱區的擴散雜質組成；三個深阱區的工藝條件相同。通過調節深阱區的雜質濃度、各間隔區的寬度和數量來調節JFET器件的夾斷電壓。本發明還公開了一種JFET器件的制造方法。本發明能夠降低夾斷電壓，且夾斷電壓調節方便，易于滿足對多種不同夾斷電壓的需求。

技術領域

本發明涉及半導體集成電路制造領域，特別是涉及一種結型場效應管(JFET)器件。本發明還涉及一種JFET器件的制造方法。

背景技術

如圖1所示，是現有JFET器件的剖面圖，以高壓(HV)N型溝道JFET器件為例說明如下：HV NJFET器件一般由兩部分組成，一部分為漏(Drain)端的漂移區101，另一部分為體區102。漂移區102主要起耐高壓的目的，因為需要耐高壓，需要做以一個較深(Deep)且較淡的N阱(NW)即DNW104，DNW104形成于P型襯底103中。但由于DNW104不能太淡，會影響導通電阻，需要做的相對濃些，另外加一層反型注入層(PTOP)110以平衡其電荷，即通過PTOP110的平衡作用能夠使得漂移區在增加濃度時還能保持較高的耐壓能力。體區102也是由DNW104組成；在體區102中形成有由P型雜質注入形成的P阱105，P阱105作為柵極區，位于P阱105正下方的DNW104為溝道區。DNW104的選定區域表面分別形成有由N+區組成的源區106和漏區107，在P阱105表面形成有由P+區組成的柵極引出區108；源區106和P阱105相隔一定的距離，場氧隔離區109形成在P阱105和漏區107之間的DNW105表面，場氧隔離區109能夠局部場氧隔離層(LOCOS)。在場氧隔離區109的靠近漏端的表面形成有由多晶硅組成的漏端多晶硅場板111。源區106、漏區107和柵極引出區108分別通過接觸孔112和頂部金屬層113并分別引出源極S、漏極D和柵極G。其中漏端多晶硅場板111也通過接觸孔112和頂部金屬層113引出到漏極D。襯底103在選定區域的表面也形成有引出區并連接到柵極G，通過所述P阱105和和所述襯底103共同來對溝道區進行夾斷，最后形成的JFET器件為縱向夾斷器件。

現有HV NJFET器件的溝道區是由一種DNW104的N型雜質組成，當DNW104(源極S端)和PW105(柵極G端)反偏時，DNW104開始進行耗盡，直到溝道區通路被耗盡夾斷，這樣夾斷電壓較高。除了夾斷電壓高外，現有JFET器件的夾斷電壓完全由DNW104、PW105和襯底103的摻雜雜質的濃度決定，只要工藝一定，其夾斷電壓的大小相對固定，也即JFET器件的夾斷電壓的調節不方便，當同一晶圓襯底上需要形成多種不同夾斷電壓的JFET器件時，需要對各器件的DNW104、PW105和襯底103的雜質濃度進行調節，這會增加工藝復雜度。

發明內容

本發明所要解決的技術問題是提供一種JFET器件，能夠降低夾斷電壓，且夾斷電壓調節方便，易于滿足對多種不同夾斷電壓的需求。為此，本發明還提供一種JFET器件的制造方法。

為解決上述技術問題，本發明提供的JFET器件包括漂移區和體區，所述漂移區和所述體區橫向接觸。

所述漂移區由形成于第一導電類型摻雜的襯底上的第二導電類型摻雜的第一深阱區組成；漏區由形成于所述第一深阱區的選定區域中的第二導電類型重摻雜區組成；在所述漏區的頂部引出漏極。

所述體區包括第二導電類型摻雜的第二深阱區和溝道區，在所述第二深阱區的選定區域中形成有由第二導電類型重摻雜區組成的源區；在所述源區的頂部引出源極。

所述溝道區位于所述第一深阱區和所述第二深阱區之間且所述溝道區的兩側分別與所述第一深阱區和所述第二深阱區中的一個橫向接觸；所述源區和所述漏區分別和所述溝道區相隔一段距離。