[發明專利]在襯底的同一平面上集成多方阻薄膜電阻的工藝技術

在審

• 申請號: 201410264222.4
• 申請日: 2014-06-12
• 公開（公告）號: CN105226019A
• 公開（公告）日: 2016-01-06
• 發明（設計）人: 不公告發明人
• 申請（專利權）人: 北京飛宇微電子有限責任公司
• 主分類號: H01L21/782
• 分類號: H01L21/782;H01L21/02
• 代理公司: 暫無信息
• 代理人: 暫無信息

所屬技術領域：

本發明涉及一種薄膜電阻集成的工藝技術。尤其是能夠在襯底的同一平面上實現集成多方阻薄膜電阻的工藝技術。

背景技術：

當前，電子系統向小型化，高性能化，多功能化，低成本高可靠性方向發展，系統集成(SiP)應運而生。

在各種電子系統中，所有無源元件(對有源元件的)數量的比例典型值為10∶1，某些無線電通訊系統中比例高達50∶1甚至100∶1.其安裝成本更是占到了所有成本的70％左右【1】，因此無源元件集成在系統集成中舉足輕重！

在適應電子整機與系統的不斷升級方面，無論是減少整個產品的尺寸和重量，還是在目前現有的體積內增加系統的功能，無源元件的集成都能發揮很大的作用。

無源元件集成的技術途徑有薄膜集成，厚膜集成和LTCC技術，這三種技術的優缺點見如下表1

表1薄，厚膜無源元件性能對比【2】

【1】無源元件集成技術的研究現狀楊邦朝第17屆全國混合集成電路學術會議論文集2011.9

【2】無源元件內埋置的技術趨勢楊邦朝混合微電子技術2008V01.19.No2

由上表對比情況可以看出，采用薄膜集成無源元件可實現性能和集成的最優組合。基于微電子工藝的薄膜集成技術，因其高頻性能好，元件精度高，可靠性高，集成密度高，特別能很好的與半導體芯片兼容等特點，已成為無源集成技術發展的主流方向之一。

當前，無論是厚膜集成還是薄膜集成，主要集成的無源元件是電阻。

厚膜集成技術可采用不同方阻的電子漿料，通過多次絲網印刷和高溫燒結工藝，可以在厚膜襯底同一平面上實現多個方阻厚膜電阻的集成。

薄膜集成技術是采用真空蒸發工藝或濺射工藝，在襯底上淀積電阻薄膜，實現薄膜電阻的集成，目前薄膜混合集成電路中常用的典型電阻材料主要有三種，其材料特性見下表

表1

*TCR：電阻溫度系數，它是衡量電阻穩定性和精度的主要技術參數。TCR值越小電阻性能越好。

目前薄膜混合集成的工藝技術只能在襯底的同一平面上集成一個方阻的薄膜電阻，這種在襯底的同一平面上集成電阻方阻的單一性，給薄膜混合集成的應用帶來下列局限性：

(1)薄膜混合集成電路中，特別是電路復雜，電路中電阻元件多且阻值跨度大、分散的產品中。采用單一方阻的電阻材料不能實現電路中全部電阻元件的集成化。在這種情況下，設計者只能根據電路中阻值情況選用一種方阻材料來集成電路中一部分電阻，而其余電阻則采用片式電阻來外貼，從而增加了產品的體積和重量，產品可靠性也受到影響。

(2)還有另一種情況，就是為了提高產品性能和進一步縮小體積，需要對電路中不同功能的電阻集成不同方阻的電阻材料，充分發揮不同電阻材料的優點，使薄膜集成化電路整體特性得到充分提高。

以上兩種情況說明，薄膜混合集成電路與厚膜混合集成電路相比，因其在襯底同一平面上只能集成單一方阻薄膜電阻，其方阻的單一性影響了其更廣泛的應用。

為了克服現有在薄膜混合集成電路中，襯底的同一平面上只能集成單一方阻的薄膜電阻的技術缺陷，為了進一步提高薄膜電阻的集成度，本發明專利提供一種新型的可行的技術方案。該技術方案可以實現在襯底的同一平面上集成多方阻薄膜電阻及互聯導帶。

本發明專利解決其技術問題所采用的技術方案是：在襯底上淀積合適的金屬薄膜，通過光刻工藝，在襯底上制作隱性掩模進行保護或隔離，實現在襯底的同一平面集成多方阻的薄膜電阻。

技術方案包括以下過程：

1、根據待要薄膜集成化的電子線路產品性能要求，選定若干個不同方阻的薄膜電阻材料來實現產品的電阻集成，在襯底同一平面上進行布局，并設計產品的平面化版圖；

2、根據設計的產品平面化版圖，設計并制作不同方阻薄膜電阻的光刻版和相應的不同方阻薄膜電阻的隱性掩模光刻版；

3、選用合適的金屬材料作為隱性掩模材料，淀積在襯底上成膜，通過光刻工藝，在襯底上形成不同方阻的隱性掩模，對要淀積的不同方阻的電阻薄膜進行保護或隔離，在襯底的同一平面上不同位置制作不同方阻的薄膜電阻；

4、在襯底上淀積金屬導帶薄膜；

5、光刻互聯導帶，實現在襯底同一平面上不同位置集成多方阻薄膜電阻及互聯。

本發明專利的有益效果是：

1由于在襯底的同一平面上集成了多方阻的薄膜電阻，因而進一步提高了薄膜電阻的集成度，可進一步縮小產品體積。