[發明專利]一種低成本的大功率電子器件封裝工藝有效
| 申請號： | 201410257016.0 | 申請日： | 2014-06-11 |
| 公開（公告）號： | CN104078369B | 公開（公告）日： | 2017-01-04 |
| 發明（設計）人： | 馬文珍;張耀輝;曾大杰;彭虎 | 申請（專利權）人： | 昆山華太電子技術有限公司 |
| 主分類號： | H01L21/50 | 分類號： | H01L21/50;H01L21/60 |
| 代理公司： | 蘇州創元專利商標事務所有限公司32103 | 代理人： | 范晴 |
| 地址： | 215300 江蘇省*** | 國省代碼： | 江蘇;32 |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 一種 低成本 大功率 電子器件 封裝 工藝 | ||
1.一種低成本大功率電子器件封裝工藝，其特征在于：準備好封裝大功率電子器件的芯片和法蘭，在芯片背面制作厚金層或者金錫層，在法蘭表面先鍍鎳層，再鍍薄金層，芯片和法蘭之間通過金硅共晶焊或者金錫共晶焊貼片。
2.根據權利要求1所述的封裝工藝，其特征在于：所述芯片背面制備的厚金層厚度在1um-6um之間。
3.根據權利要求1所述的封裝工藝，其特征在于：所述芯片背面制備的金錫層厚度在1um-6um之間。
4.根據權利要求1所述的封裝工藝，其特征在于：所述法蘭表面所鍍的鎳層厚度在2um-15um之間。
5.根據權利要求1所述的封裝工藝，其特征在于：所述法蘭上所鍍薄金層厚度在25nm-1um之間。
6.根據權利要求1所述的封裝工藝，其特征在于：所述芯片包括硅基芯片、氮化鎵芯片和砷化鎵芯片。
7.根據權利要求1所述的封裝工藝，其特征在于：所述大功率電子器件包括LDMOS器件、IGBT器件、VDMOS器件、HBT器件、MESFET器件、LED和半導體激光器。
8.根據權利要求1所述的封裝工藝，其特征在于：所述芯片背面制備厚金層或者金錫層的封裝工藝采用陶瓷封裝形式、塑料封裝形式或微組裝封裝形式。
9.根據權利要求2所述的封裝工藝，其特征在于：芯片背面厚金層采用電子束蒸發、PVD、CVD、磁控濺射、電鍍或者化學鍍工藝制備。
10.根據權利3要求所述的封裝工藝，其特征在于：所述芯片背面金錫層為金層和錫層交替制備。
11.根據權利要求10所述的封裝工藝，其特征在于：在制備金錫層過程中的金層采用電子束蒸發、PVD、CVD、磁控濺射、電鍍或者化學鍍工藝制備。
12.根據權利要求10所述的封裝工藝，其特征在于：在制備金錫層過程中的錫層采用電子束蒸發、PVD、CVD、磁控濺射、電鍍或者化學鍍工藝制備。
13.根據權利要求10所述的封裝工藝，其特征在于：所述芯片背面金錫層中每一層金層厚度在25nm-1um之間。
14.根據權利要求10所述的封裝工藝，其特征在于：所述芯片背面金錫層中每一層錫層厚度在25nm-0.5um之間。
15.根據權利要求10所述的封裝工藝，其特征在于：所述芯片背面金錫層中的金層和錫層總層數在4-20層之間。
16.根據權利要求3所述的封裝工藝，其特征在于：所述法蘭表面的鎳層采用電鍍或者化學鍍工藝制備。
17.根據權利要求4所述的封裝工藝，其特征在于：所述法蘭表面的金層采用電鍍或者化學鍍工藝制備。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于昆山華太電子技術有限公司，未經昆山華太電子技術有限公司許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201410257016.0/1.html，轉載請聲明來源鉆瓜專利網。
- 上一篇：一種量測機臺監測圖規格界限設定的方法
- 下一篇：分段溝道晶體管及其形成方法
- 同類專利
- 專利分類
H01L 半導體器件；其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置；專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理；集成電路器件或其特殊部件的制造
