[發明專利]具有管芯和穿襯底過孔的半導體器件

有效

• 申請號: 201410255113.6
• 申請日: 2014-03-14
• 公開（公告）號: CN104183597B
• 公開（公告）日: 2020-12-08
• 發明（設計）人: X·應;A·V·薩莫伊洛夫;P·麥克納利;T·帕倫特
• 申請（專利權）人: 馬克西姆綜合產品公司
• 主分類號: H01L27/04
• 分類號: H01L27/04;H01L23/52
• 代理公司: 永新專利商標代理有限公司 72002
• 代理人: 陳松濤;王英

本發明涉及具有管芯和穿襯底過孔的半導體器件。描述的半導體器件具有形成在其中的穿襯底過孔。在一個或多個實施方式中，半導體器件包括用粘結材料接合在一起的半導體晶片和集成電路管芯。半導體晶片和集成電路管芯包括形成在其中的一個或多個集成電路。集成電路連接到配置在半導體晶片和集成電路管芯的表面上的一個或多個導電層。形成穿過半導體晶片和構圖的粘結材料的過孔以使得電互連可以形成在該半導體晶片中的集成電路和集成電路管芯中的集成電路之間。該過孔包括導電材料以在該半導體晶片和該集成電路管芯之間提供電互連。

相關申請的交叉引用

本申請根據35U.S.C.§119(e)要求享有美國臨時專利申請序列號61/783486的優先權權益，其于2013年3月14日申請，且題目為“SEMICONDUCTOR DEVICE HAVING A DIE ANDTHROUH-SUBSTRATE VIA”。通過引用將美國臨時專利申請序列號61/783486的全部內容結合到本文中。

背景技術

消費類電子器件，特別是諸如智能手機、平板電腦等移動電子器件，日趨采用更小、更緊湊的部件以給其用戶提供期望的特性。這些器件通常采用三維集成電路器件(3DIC)。三維集成電路器件是采用兩層或更多層有源電子部件的半導體器件。穿襯底過孔(TSV)器件的不同層(例如，不同襯底)上的電子部件進行互連，使得器件能夠以垂直方式以及水平方式集成。因此，與傳統的二維集成電路器件相比，三維集成電路器件可以在更小、更緊湊的占用面積中提供更多的功能。

發明內容

所描述的半導體器件包括接合在一起的半導體晶片和集成電路管芯。穿襯底過孔(TSV)給形成在半導體晶片和集成電路管芯中的電子部件提供電互連。在實施方式中，通過使用諸如電介質的粘結材料將半導體晶片和集成電路管芯接合在一起來制造半導體器件。粘結材料允許在集成電路管芯附接到半導體晶片時以及在接合工藝期間橫向擴展。例如，可以通過在半導體晶片的第二(例如背面或底部)表面施加粘結材料，可將集成電路管芯接合至半導體晶片。然后，粘結材料可以用來將集成電路管芯接合至半導體晶片的第二(例如背面或底部)表面。然后，可以貫穿半導體晶片和經構圖的粘結材料形成過孔，以在半導體晶片和集成電路管芯之間提供電互連。然后，可以將半導體晶片分割成單個半導體器件。

提供了本發明內容來以簡化的形式介紹了以下在具體實施方式中會進一步描述的概念的選擇。本發明內容既不旨在確定所要求保護的主題的關鍵特征或者必要特征，也不旨在用于輔助確定所要求保護的主題的范圍。

附圖說明

參照附圖描述具體實施方式部分。在說明書和附圖中的不同實例中使用相同的附圖標記可以表示相似或相同的項。

圖1A是示出根據本公開內容的示例實施方式的晶片級半導體器件(例如，器件分割前)的圖解部分截面圖。

圖1B是示出根據本公開內容的示例實施方式的晶片級半導體器件(例如，器件分割前)的圖解部分截面圖。

圖2是示出用于制造諸如圖1中所示的器件的半導體器件的示例實施方式中的工藝的流程圖。

圖3A到3G是示出示例實施方式中的晶片級封裝的半導體器件的制造的圖解部分截面圖，所述晶片級封裝的半導體器件例如根據圖2中所示工藝制造的圖1A和1B中所示的半導體器件。

具體實施方式

綜述

三維集成電路器件通常使用晶片上管芯技術制造，其中電子部件(例如，電路)首先制造在兩個或更多個半導體晶片上。然后，將單個管芯對準和附接到半導體晶片并進行分割，以提供單個器件。穿襯底過孔(TSV)在附接之前構建在晶片中，或者在附接之后形成在晶片堆疊體中。然而，制造三維集成電路器件需要另外的制造步驟來使管芯和晶片結合在一起。這增加了器件的成本。而且，每個額外的制造步驟增加了引發缺陷的風險，因而可能降低器件的產量。