[發(fā)明專利]一種低功耗高穩(wěn)定性的復位電路

有效

• 申請?zhí)枺?/td>: 201410254082.2
• 申請日: 2014-06-09
• 公開（公告）號: CN103997323B
• 公開（公告）日: 2017-01-25
• 發(fā)明（設計）人: 單一鐘;張寧;馬騰飛
• 申請（專利權）人: 上海華力微電子有限公司
• 主分類號: H03K17/22
• 分類號: H03K17/22
• 代理公司: 上海思微知識產權代理事務所(普通合伙)31237
• 代理人: 王宏婧

技術領域

本發(fā)明涉及一種復位電路，特別是涉及一種低功耗高穩(wěn)定性的復位電路，屬于CMOS模擬電路設計領域。

背景技術

典型的上電復位電路工作原理和設計實現(xiàn)都簡單易行。圖1為現(xiàn)有技術一種高電平上電復位電路，其電容C上端接電源VDD下端接電阻R上端并輸出復位信號RESET，電阻R下端接地，VDD上電時，電容電壓不能突變，電容下端即RESET為電源VDD，之后VDD給電容C充電，充電電流在電阻R上產生電壓，形成了電容C下端與GND之間的電壓差，在該電壓大于后續(xù)電路高電平閾值前的輸出即被后續(xù)電路判定為高電平“1”從而實現(xiàn)復位，足夠時間后，電容C被充電至電壓VDD，其下極板即RESET輸出為0V低電平，該RESET信號被后續(xù)電路判定為“0”而處于正常工作狀態(tài)；低電平復位只需要將電阻R和電容C位置呼喚即可。這種結構的上電復位電路有以下三個缺點：首先，該電容的容值需要較大，很占面積；其次，該種上電復位電路僅能實現(xiàn)上電輸出高電平，無法檢測電源上的突然掉電現(xiàn)象；再次，這種復位電路的功耗較大，無法滿足如今越來越高的低功耗需求。

發(fā)明內容

為克服上述現(xiàn)有技術存在的不足，本發(fā)明之目的在于提供一種低功耗高穩(wěn)定性的復位電路，不僅達到低功耗的預期，并且成功實現(xiàn)了上電復位與掉電檢測再復位的功能，同時在穩(wěn)定性方面，利用施密特觸發(fā)器很好地提供了遲滯電壓，保證了整體電路的穩(wěn)定性。

為達上述及其它目的，本發(fā)明提出一種低功耗高穩(wěn)定性的復位電路，至少包括：

POR電流產生模塊，用于在上電時產生POR電流對充放電模塊進行充電，并給掉電檢測模塊的放電通道提供電壓偏置；

掉電檢測模塊，連接該POR電流產生模塊，在電壓下降較大時開啟放電通道對該充放電模塊進行放電以產生復位輸出將后續(xù)電路復位；

充放電模塊，在POR電流和該掉電檢測模塊放電通道控制下發(fā)生充放電以按要求輸出原始復位電壓；

施密特整形模塊，將該充放電模塊輸出的原始復位電壓整形為上升下降延時小的規(guī)則的數字復位信號。

進一步地，該POR電流產生模塊包括第一PMOS管、第二PMOS管、第七PMOS管、第八PMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管，該第一PMOS管、第二PMOS管、第七PMOS管、第八PMOS管源極接電源正端，該第四NMOS管、第五NMOS管、第六NMOS管源極接電源負端，該第三NMOS管與該第四NMOS管的漏極和柵極各自短接形成有源電阻后構成串聯(lián)分壓電路，該第三NMOS管源極與該第四NMOS管的漏極、柵極作為該電壓輸出端接至該掉電檢測模塊，該第三NMOS管漏極、柵極接該第一PMOS管與該第二PMOS管柵極、該第一PMOS管漏極，該第一PMOS管、該第二PMOS管背靠背連接構成第一鏡像恒流源，該第二PMOS管漏極接該第五NMOS管、第六NMOS管柵極、該第五NMOS管漏極，該第五NMOS管、第六NMOS管背靠背連接構成第二鏡像恒流源，該第六NMOS管漏極接該第七PMOS管、第八PMOS管柵極、該第七PMOS管漏極，該第七PMOS管、第八PMOS管背靠背連接構成第三鏡像恒流源，該第八PMOS管漏極接該掉電檢測模塊、該施密特整形模塊及該充放電模塊。

進一步地，該掉電檢測模塊包括第十PMOS管、第十一PMOS管、第九NMOS管、第十二NMOS管、第十三NMOS管、第十四NMOS管和第一電阻，該第九NMOS管、第十二NMOS管、第十四NMOS管接電源負端，該第十一PMOS管源極、該第一電阻上端接電源正端，該第十三NMOS管與該第十四NMOS管的漏極和柵極各自短接形成有源電阻后與該第一電阻一起構成串聯(lián)偏置電路，該第一電阻下端與該第十一PMOS管柵極、該第十三NMOS管漏極、柵極相連，該第十一PMOS管漏極與該第十PMOS管柵極、該第十二NMOS管漏極相連，該第十PMOS管漏極接該第九NMOS管漏極。

進一步地，該第九NMOS管與該第十二NMOS管的柵極接該第三NMOS管源極、該第四NMOS管的漏極、柵極，該第十PMOS管源極接第八PMOS管漏極。