[發明專利]一種溝槽型MOS晶體管的制造方法無效
| 申請號: | 201410252719.4 | 申請日: | 2014-06-09 |
| 公開(公告)號: | CN104022041A | 公開(公告)日: | 2014-09-03 |
| 發明(設計)人: | 劉偉;苗躍;王鵬飛;龔軼 | 申請(專利權)人: | 蘇州東微半導體有限公司 |
| 主分類號: | H01L21/336 | 分類號: | H01L21/336;H01L21/265 |
| 代理公司: | 南京經緯專利商標代理有限公司 32200 | 代理人: | 吳樹山 |
| 地址: | 215021 江蘇省蘇州市工業園區*** | 國省代碼: | 江蘇;32 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 一種 溝槽 mos 晶體管 制造 方法 | ||
1.一種溝槽型MOS晶體管的制造方法,包括以下步驟:
(1)在第一種摻雜類型的半導體襯底內進行溝道離子注入,形成第二種摻雜類型的溝道摻雜區;
(2)在所述半導體襯底的表面形成硬掩膜層;
(3)采用光刻和刻蝕方法,在所述半導體襯底內形成U形凹槽;
其特征在于還包括:
(4)通過傾斜的離子注入方法在暴露出的溝道摻雜區表面進行氮離子摻雜;
(5)在所述U形凹槽的表面氧化形成第一層絕緣薄膜;
(6)淀積第一層導電薄膜并對該第一層導電薄膜進行刻蝕,刻蝕后的第一層導電薄膜低于所述半導體襯底的表面;
(7)淀積第二層絕緣薄膜并對該第二層絕緣薄膜進行刻蝕,刻蝕后的第二層絕緣薄膜低于所述硬掩膜層的表面;
(8)刻蝕掉硬掩膜層;
(9)進行離子注入,在所述半導體襯底內所述溝道摻雜區的頂部形成第一種摻雜類型的源區;
(10)進行光刻,暴露出部分所述第一種摻雜類型的源區;
(11)以光刻膠為掩模對暴露出的部分所述第一種摻雜類型的源區進行刻蝕,之后沿著該暴露處進行第二種摻雜類型的離子注入,在所述半導體襯底內形成與外部金屬接觸的溝道摻雜區的高摻雜濃度的摻雜區;
(12)去除光刻膠后淀積金屬層,形成與所述源區和溝道摻雜區接觸的源極金屬。
2.根據權利要求1所述的溝槽型MOS晶體管的制造方法,其特征在于步驟(1)和步驟(10)所述第一種摻雜類型為n型摻雜,則步驟(1)和步驟(11)所述第二種摻雜類型為p型摻雜。
3.根據權利要求1所述的溝槽型MOS晶體管的制造方法,其特征在于步驟(1)和步驟(10)所述第一種摻雜類型為p型摻雜,則步驟(1)和步驟(11)所述第二種摻雜類型為n型摻雜。
4.根據權利要求1所述的溝槽型MOS晶體管的制造方法,其特征在于步驟(5)所述第一層絕緣薄膜的材質為氧化硅。
5.根據權利要求1所述的溝槽型MOS晶體管的制造方法,其特征在于步驟(7)所述第二層絕緣薄膜的材質為氧化硅或氮化硅,其厚度為50~500納米。
6.根據權利要求1所述的溝槽型MOS晶體管的制造方法,其特征在于步驟(6)所述第一層導電薄膜的材質為摻雜的多晶硅或金屬導電材料。
7.根據權利要求1所述的溝槽型MOS晶體管的制造方法,其特征在于步驟(1)所述第二種摻雜類型的溝道摻雜區可在步驟(8)所述硬掩膜層被刻蝕掉后,通過離子注入方法在所述半導體襯底內形成。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于蘇州東微半導體有限公司,未經蘇州東微半導體有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201410252719.4/1.html,轉載請聲明來源鉆瓜專利網。
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





