[發明專利]功率半導體器件及其制造方法

有效

• 申請號: 201410247892.5
• 申請日: 2014-06-05
• 公開（公告）號: CN103996666B
• 公開（公告）日: 2017-01-11
• 發明（設計）人: 朱袁正;葉鵬
• 申請（專利權）人: 無錫新潔能股份有限公司
• 主分類號: H01L23/48
• 分類號: H01L23/48;H01L23/482;H01L21/60
• 代理公司: 無錫市大為專利商標事務所(普通合伙)32104
• 代理人: 曹祖良,劉海

技術領域

本發明涉及一種半導體器件及其制造方法，尤其是一種具有CSP封裝結構的功率VDMOSFET器件及其制造方法，屬于半導體器件的技術領域。

背景技術

移動通信、移動電源等便攜式電子產品中的電源管理類功率器件多采用N溝道或者P溝道的小功率VDMOSFET（垂直雙擴散金屬氧化物半導體）器件，這類器件通常使用一些小功率的表面貼裝類型的封裝形式，例如SOT-23、SOP-8、TSSOP-8、DFN系列等等。但隨著近些年來便攜式電子產品對體積、重量、可靠性的要求日益增加，上述這些類型的傳統封裝形式已經漸漸無法滿足終端產品的要求。近些年來，一種先進的封裝技術越來越多的使用在VDMOSFET器件的封裝當中，即WLCSP封裝，英文全稱是Wafer-Level?Chip?Scale?Packaging（晶圓級芯片封裝），不同于傳統的芯片封裝方式（先切割再封裝，而封裝后至少增加原芯片20%的體積），此種技術是先在整片晶圓上進行封裝和測試，然后才切割成一個個的器件顆粒，因此封裝后的體積等同于芯片在晶圓上的原始尺寸，并且由于CSP封裝使用芯片表面植錫球的方式來替代傳統封裝中鍵合金屬引線的方式，封裝引線所帶來的寄生電感和寄生電阻都會顯著減小，芯片工作時所產生的熱量也更容易通過錫球傳遞到電路板和周圍環境來散發掉，因此，器件的過流能力也更強，可靠性也從而得到提升。

VDMOSFET器件的結構特點是器件的柵極和源極位于芯片的正面，而器件的漏極位于芯片的背面，在使用原有傳統封裝形式封裝芯片時，芯片的背面粘附貼裝在金屬引線框架上（Lead-frame）并通過引線框架上的漏極引腳引出漏極，芯片的柵極、源極通過鍵合金屬引線分別與引線框架上的柵極引腳、源極引腳相連，此時，器件所有電極的引腳都位于同一平面，這樣就便于器件直接貼裝在PCB電路板上面。而對于CSP封裝，由于其是在芯片的正面進行植球來作為器件的電極引出，每個錫球最終會對應于PCB電路板上的每個腳位來貼裝連接，這就需要連接器件每個電極的錫球都要位于同一平面，而VDMOSFET的漏極位于芯片背面，因此，當所封裝的芯片是單芯片時（Single?Die）或者封裝的兩顆芯片（Dual?Die）不是共漏極（Common?Drain）的連接方式，那么芯片背面的漏極就需要一種特殊的引出方式來確保器件可以用于表面貼裝的安裝方式。

中國專利CN102738036A和美國專利US20130277735A1分別公開了一種“晶圓級MOSFET金屬化”和“Wafer?Level?MOSFET?Metallization”，兩份專利都提出在芯片邊緣利用TSV（Through?Silicon?Via）技術，即硅通孔技術將位于VDMOSFET芯片背面的漏極引至芯片正面，同時，在芯片正面通過設置兩層或兩層以上的金屬并采用植球方式來最終引出器件的每個電極，該結構的器件適宜于表面貼裝的安裝方式。然而該種結構依然存在一些技術缺陷，在實際生產中會受到一定的制約，具體包括：

1、并未具體描述TSV通孔在芯片當中設置的相對位置與數量。以任意一款功率VDMOSFET芯片為例，如圖1所示的芯片正面俯視示意圖，所述VDMOSFET芯片都包含有源區a與終端保護區b，其中有源區a又包含柵極區c和源極區d，其中終端保護區b又包含分壓保護區e和截止保護區f，硅通孔g的目的是將芯片背面的漏極引至芯片正面，硅通孔g的位置和數量直接影響芯片總面積和漏源導通電阻（Rdson）的大小，芯片面積直接決定產品的成本，成本與器件特性形成了相互制約的關系，因此，器件最終的性價比是決定產品競爭力的重要因素。

2、由于在芯片正面采用兩層金屬層，因此，至少需要增加一層光刻板才能實現，除此以外，還需要增加兩層金屬層之間的絕緣隔離、通孔連接等工序，從而增加了產品的制造成本、工藝復雜性和可靠性，不利于大批量的生產。

發明內容

本發明的目的是克服現有技術中存在的不足，提供一種功率半導體器件及其制造方法，將芯片背面電極引至芯片的正面，使其適宜于WLCSP封裝，并且在確保器件性能的前提下，盡可能的控制生產制造成本。