[發明專利]功率半導體器件及其制造方法

有效

• 申請號: 201410247892.5
• 申請日: 2014-06-05
• 公開（公告）號: CN103996666B
• 公開（公告）日: 2017-01-11
• 發明（設計）人: 朱袁正;葉鵬
• 申請（專利權）人: 無錫新潔能股份有限公司
• 主分類號: H01L23/48
• 分類號: H01L23/48;H01L23/482;H01L21/60
• 代理公司: 無錫市大為專利商標事務所(普通合伙)32104
• 代理人: 曹祖良,劉海

1.一種功率半導體器件，在所述功率VDMOSFET半導體器件的俯視平面上，包括VDMOSFET芯片和位于VDMOSFET芯片表面的金屬焊球，VDMOSFET芯片包括有源區（a）和終端保護區（b），終端保護區（b）環繞包圍有源區（a），有源區（a）包括柵極區（c）和源極區（d），終端保護區（b）包括分壓保護區（e）和截止保護區（f），截止保護區（f）位于VDMOSFET芯片的最外圈、環繞包圍分壓保護區（e）；所述金屬焊球包括柵極焊球（1）、源極焊球（2）和漏極焊球（3），柵極焊球（1）位于柵極區（c），源極焊球（2）位于源極區（d），漏極焊球（3）位于截止保護區（f）；其特征是：在所述截止保護區（f）設置有通孔區，通孔區內包含有多個硅通孔（g）；

在所述功率VDMOSFET半導體器件的截面上，所述VDMOSFET芯片包括第一導電類型襯底和設置于第一導電類型襯底上表面的第一導電類型外延層，第一導電類型外延層的上表面為VDMOSFET芯片的第一主面，第一導電類型襯底的下表面為VDMOSFET芯片的第二主面，在VDMOSFET芯片的第二主面設置第二主面金屬層；在所述源極區（d）和柵極區（c）的第一導電類型外延層上部設置第二導電類型阱區；

在所述源極區（d），VDMOSFET芯片的第一主面上覆蓋源極金屬層（12），源極金屬層（12）上表面覆蓋第二金屬層（18），在第二金屬層（18）上設置至少一個源極焊接材料，在第一主面的下方設置元胞結構；所述源極焊接材料包括源極焊球種子金屬（20）和位于源極焊球種子金屬（20）上的源極焊球（2）；

在所述截止保護區（f），VDMOSFET芯片的第一主面上覆蓋第一絕緣介質層（10），第一絕緣介質層（10）的表面覆蓋第一金屬層（16），第一金屬層（16）上設置至少一個漏極焊接材料；所述漏極焊接材料包括漏極焊球種子金屬（21）和位于漏極焊球種子金屬（21）上的漏極焊球（3）；所述截止保護區（f）的通孔區包含多個通孔（15），通孔（15）由第一絕緣介質層（10）的上表面垂直向下伸至第二主面，通孔（15）內填充金屬，通孔（15）內的金屬分別與第二主面金屬層（17）、第一金屬層（16）電性連接；

在所述柵極區（c），VDMOSFET芯片的第一主面上覆蓋第一絕緣介質層（10），第一絕緣介質層（10）上表面覆蓋柵極金屬層（19），在柵極金屬層（19）上表面覆蓋第三金屬層（22），在第三金屬層（22）上設置至少一個柵極焊球材料；所述柵極焊球材料包括柵極焊球種子金屬（23）和位于柵極焊球種子金屬（23）上的柵極焊球（1）；

所述第一金屬層（16）、第二金屬層（18）和第三金屬層（22）互不相連，并且在第一金屬層（16）、第二金屬層（18）和第三金屬層（22）的表面積和相互之間的空隙覆蓋填充第二絕緣介質層（13）；所述源極焊球種子金屬（20）、漏極焊球種子金屬（21）和柵極焊球種子金屬（23）位于第二絕緣介質層（13）中，源極焊球（2）、漏極焊球（3）和柵極焊球（1）位于第二絕緣介質層（13）的上方。

2.如權利要求1所述的功率半導體器件，其特征是：所述源極焊球（2）和漏極焊球（3）的數量均不少于柵極焊球（1）的數量。

3.如權利要求1所述的功率半導體器件，其特征是：所述截止保護區（f）設置硅通孔（g）的一側寬度比設置漏極焊球（3）的一側寬度窄。

4.如權利要求1所述的功率半導體器件，其特征是：所述柵極焊球（1）、源極焊球（2）和漏極焊球（3）具有相同的外形尺寸，并且任意兩個相鄰的金屬焊球之間具有相等的間距。

5.如權利要求1所述的功率半導體器件，其特征是：在所述截止保護區（f）的第一導電類型外延層的上部設置重摻雜第一導電類型注入層，通孔（15）穿過第一絕緣介質層（10）、重摻雜第一導電類型注入層、第一導電類型外延層和第一導電類型襯底至VDMOSFET芯片的第二主面。