[發明專利]一種光學電子式互感器分離單元一體化延時測試系統

有效

• 申請號: 201410247777.8
• 申請日: 2014-06-05
• 公開（公告）號: CN104049231B
• 公開（公告）日: 2017-02-01
• 發明（設計）人: 黃奇峰;湯漢松;王忠東;羅強;盧樹峰;楊世海;陳銘明;徐敏銳;趙雙雙;陳剛;田正其
• 申請（專利權）人: 國家電網公司;江蘇省電力公司;江蘇省電力公司電力科學研究院;江蘇凌創電氣自動化股份有限公司
• 主分類號: G01R35/02
• 分類號: G01R35/02
• 代理公司: 南京縱橫知識產權代理有限公司32224
• 代理人: 董建林

技術領域

本發明涉及一種光學電子式互感器分離單元一體化延時測試系統，屬于電力測量技術領域。

背景技術

光學電子式互感器隨著加工工藝的不斷完善，已經逐漸在電子式互感器應用領域占有一席之地，但由于光學電子式互感器一般都是采用磁光原理或電光原理，所以其傳感測量單元基本都是用測量光步長的方式來獲得電流電壓值。采集器與傳感頭之間的光纖回路中傳遞是包含電流電壓的模擬量信號，這個信號延時就與現場的光纖長度以及入射角度有關。一般這個延時在采集器內修補后通過額定延時的方式將信息送至合并單元由合并單元同步時進行統一修補。而目前由于光學電子式互感器傳感頭、采集器一般與合并單元的生產廠家處于分離狀態，即使是同一個廠家的產品也由于專業的不同而由不同部門提供。與電學電子式互感器不同之處在于光學電子式互感器采集器與合并單元內部都可以對電子式互感器的延時進行修補，這給現場運行維護人員帶來的很大的麻煩。

光學電子式互感器本體與合并單元之間一般采用私有FT3協議，這個協議傳輸數據一般包含有延時參數，合并單元在讀取這個時間參數以后進行插值再根據自身消耗的時間填補上新的額定延時時間。后端設備根據合并單元所填寫的時間參數來進行同步。

目前光學電子式互感器現場測試經常時是將電子式互感器本體與合并單元作為一個整體來進行測試，這個測試過程一旦出現時間誤差時很難定位其絕對延時是由于合并單元還是由于光學互感器本身的物理延時所造成的誤差。這時基于時間的修正比較難以定位容易出現修補誤差。

發明內容

本發明提供了一種光學電子式互感器分離單元一體化延時測試系統，解決了在光學電子式互感器測試過程中基于時間的修正難以定位，容易出現修補誤差的問題。

為了解決上述技術問題，本發明所采用的技術方案是：

一種光學電子式互感器分離單元一體化延時測試系統，包括依次連接的標準互感器、I/U變換器、A/D采集電路、CPU、上位機，所述CPU還連接有基于FPGA的數字量采集模塊，所述基于FPGA的數字量采集模塊的竄行數據接口外接采集器，以太網數據接口外接合并單元；所述標準互感器設置在套有光纖環的導線上，作為標準信號源；所述A/D采集電路以標準信號為基準實現模擬量數據采集，并將模擬量數據發送給內含恒溫晶振的CPU；所述基于FPGA的數字量采集模塊用以采集采集器輸出的串行數據以及合并單元輸出的以太網數據，并將串行數據和以太網數據發送給內含恒溫晶振的CPU；所述CPU接收模擬量數據、串行數據和以太網數據，并計算出各自的基波相位角，利用基波相位角之間的關系計算出模擬量與光學電子式互感器本體之間的延時、模擬量與合并單元之間的延時，并根據采集器與合并單元標定的額定延時值分別計算出t1、t2和t3，其中t1為光學電子式互感器物理延時，t2為采集器處理延時，t3為合并單元處理延時；所述上位機用以實現與CPU之間的數據交互。

所述基于FPGA的數字量采集模塊與合并單元之間還設有用以時間消抖的DPLL，所述DPLL包括依次連接的鑒相器、LPF和壓控振蕩器，所述壓控振蕩器的反饋輸出端與鑒相器的反饋輸入端連接。

所述DPLL與合并單元之間還設第一光接收器。

所述基于FPGA的數字量采集模塊通過分光器與采集器的輸出端連接。

所述基于FPGA的數字量采集模塊與分光器之間還設有第二光接收器。

所述CPU為內置恒溫晶振的CPU，內置的恒溫晶振用以對模擬量的采集、串行數據采集和以太網數據采集打上統一的時間基準；所述恒溫晶振的精度為0.001PPM。

所述A/D采集電路采用24位A/D轉換芯片。

所述上位機為計算機。