[發明專利]半導體器件

有效

• 申請號: 201410247229.5
• 申請日: 2014-06-06
• 公開（公告）號: CN104241257B
• 公開（公告）日: 2018-04-03
• 發明（設計）人: 山道新太郎;岡本學;本多廣一
• 申請（專利權）人: 瑞薩電子株式會社
• 主分類號: H01L25/065
• 分類號: H01L25/065
• 代理公司: 中國國際貿易促進委員會專利商標事務所11038
• 代理人: 陳華成

與相關申請的交叉引用

在2013年6月6日提交的日本專利申請第2013－120013號的公開內容(包括說明書、說明書附圖和說明書摘要)通過引用被全部并入到本文中。

技術領域

本發明涉及半導體器件，例如，本發明是一種技術，該技術適用于其中第一半導體芯片和第二半導體芯片被堆疊在布線板上的半導體器件。

背景技術

用于耦接一個半導體芯片到另一個半導體芯片的方法之一采用直通硅通孔。直通硅通孔在厚度方向上穿過半導體芯片的基板。例如，日本未審專利公開第2011-243724號公開了一種方法，該方法包括堆疊存儲芯片(每一個存儲芯片都具有形成在其中的直通硅通孔)，并使用該直通硅通孔來耦接這些存儲芯片。

在該公開中，最下面的存儲芯片通過焊接凸塊被耦接到布線板。在最下面的存儲芯片周圍，設置框狀的金屬材料部件以便包圍該存儲芯片。此外，金屬基板通過粘合部件被安裝在最上面的存儲芯片之上，該粘合部件處于金屬基板與該存儲芯片之間。

發明內容

近年來，人們已經研究了在半導體芯片的特定區域內共同形成直通硅通孔。本發明的發明人已經得出如下結論:在基板中，共同形成有該直通硅通孔的區域相比其他的區域可能具有較低的強度。在此情況下，如果應力被施加到半導體芯片的基板上，裂紋可能出現在該基板中。根據本說明書的以下描述以及附圖，本發明的其他問題和新穎的特征將變得更為明顯。

根據一個實施例，第一矩形半導體芯片被安裝在布線板的第一表面上，并且第二半導體芯片被放置在該第一半導體芯片之上。第二半導體芯片被電耦接至第一半導體芯片的第一直通硅通孔。當與第一半導體芯片的長邊平行的方向被定義為行方向并且與第一半導體芯片的長邊垂直的方向被定義為列方向時，第一硅通孔中的每一個被布置在網格點的任一個上，該網格點被布置成m行和n列(m>n)。如在沿著第一半導體芯片的短邊所取的橫截面上所觀察到的那樣，通過耦接被布置在m行和n列中的最外面的網格點而定義的直通硅通孔區域的中心在第一方向上偏離于第一半導體芯片的短邊的中心

即使直通硅通孔被共同形成于半導體芯片基板的直通硅通孔區域中，根據該實施例，可防止該基板破裂。

附圖說明

圖1是示出了根據第一實施例的半導體器件的配置的剖視圖。

圖2示意性地示出了在半導體器件中包括的布線板、第一半導體芯片和第二半導體芯片的相對位置。

圖3是示出了第一半導體芯片耦接到布線板的部分和第一半導體芯片耦接到第二半導體芯片的部分的配置的剖視圖

圖4是示出了第一半導體芯片的配置的平面圖。

圖5是示出了第一直通硅通孔在直通硅通孔區域中的示例性布置。

圖6是示出了布線板的開口的示例性形狀。

圖7A、7B和7C是示出了用于制造半導體器件的方法的剖視圖。

圖8A和8B是示出了用于制造半導體器件的方法的剖視圖。

圖9是示出了布線板的配置的平面圖。

圖10是示出了根據第一實施例的第一修改例的半導體器件的配置的剖視圖。

圖11是示出了第二半導體芯片的剖面結構。

圖12是示出了根據第一實施例的第二修改例的半導體器件的配置的剖視圖。

圖13是示出了根據第一實施例的第三修改例的半導體器件中包括的第一半導體芯片的配置的平面圖。

圖14是示出了根據第一實施例的第四修改例的半導體器件中包括的第一半導體芯片的配置的平面圖。

圖15是示出了根據第一實施例的第五修改例的半導體器件的配置的剖視圖。

圖16是示出了根據第一實施例的第六修改例的半導體器件中包括的第一半導體芯片的配置的平面圖。

圖17是示出了沿著圖16中的線BB'的剖視圖。

圖18是示出了根據第二實施例的半導體器件的配置的剖視圖。

圖19是示出了散熱部件的平面形狀的平面圖。

圖20A到20E是示出了用于制造圖18和圖19中所示的半導體器件的方法的剖視圖。

圖21是示出了根據第二實施例的第一修改例的半導體器件的配置的剖視圖。

圖22是示出了根據第二實施例的第二修改例的半導體器件的配置的剖視圖。

圖23是示出了根據第二實施例的第四修改例的半導體器件的配置的平面圖。

圖24是示出了圖23中所示的半導體器件的剖視圖。

圖25是示出了根據第三實施例的電子設備的平面圖。