[發(fā)明專利]一種AT指令處理方法、裝置及系統(tǒng)

有效

• 申請(qǐng)?zhí)枺?/td>: 201410245260.5
• 申請(qǐng)日: 2014-06-04
• 公開（公告）號(hào): CN104053252B
• 公開（公告）日: 2017-08-11
• 發(fā)明（設(shè)計(jì)）人: 陳澤元
• 申請(qǐng)（專利權(quán)）人: 青島海信移動(dòng)通信技術(shù)股份有限公司
• 主分類號(hào): H04W80/00
• 分類號(hào): H04W80/00
• 代理公司: 北京同達(dá)信恒知識(shí)產(chǎn)權(quán)代理有限公司11291
• 代理人: 黃志華

技術(shù)領(lǐng)域

本發(fā)明涉及通信技術(shù)領(lǐng)域，尤其涉及一種AT指令處理方法、裝置及系統(tǒng)。

背景技術(shù)

AT(Attention)指令集是從終端設(shè)備(Terminal Equipment，TE)向終端適配器(Terminal Adapter，TA)發(fā)送的。根據(jù)3GPP協(xié)議中的規(guī)定，每條AT指令根據(jù)不同的參數(shù)配置實(shí)現(xiàn)不同的功能。

采用AT指令可以實(shí)現(xiàn)應(yīng)用處理器(Application Processor，AP)和基帶處理器(Baseband Processor，BP)之間的通信。用戶通過AT指令可以實(shí)現(xiàn)打電話、發(fā)短信、撥號(hào)上網(wǎng)等功能。

如圖1所示為現(xiàn)有的AT指令處理過程，AP將新的AT指令放入隊(duì)列尾部，從隊(duì)列頭部中取出待處理的AT指令，并發(fā)送給BP的端口，BP負(fù)責(zé)處理該AT指令，并將結(jié)果通過該端口返回給AP，AP在收到處理結(jié)果后，將該AT指令從隊(duì)列中清除出隊(duì)列，再次從隊(duì)列頭部取出下一條待處理AT指令，依次循環(huán)。大部分AT指令是應(yīng)答形式的，即AP發(fā)送AT指令給BP后，等待BP返回處理結(jié)果，在收到BP返回的處理結(jié)果后再發(fā)送下一條AT指令給BP。

現(xiàn)有的AT指令為串行處理方式，BP在處理AT指令的過程中，AP在等待BP返回處理結(jié)果的過程中不能發(fā)送下一條AT指令，這就會(huì)導(dǎo)致后續(xù)待處理的AT指令被阻塞。

發(fā)明內(nèi)容

本發(fā)明提供一種AT指令處理方法、裝置及系統(tǒng)，用以實(shí)現(xiàn)AT指令的并行處理，降低AT指令阻塞時(shí)長(zhǎng)，提高AT指令的處理效率。

本發(fā)明實(shí)施例提供的具體技術(shù)方案如下：

一種AT指令處理方法，包括：

應(yīng)用處理器根據(jù)AT指令的預(yù)期處理時(shí)長(zhǎng)創(chuàng)建至少兩個(gè)指令隊(duì)列，所述至少兩個(gè)指令隊(duì)列中包括第一指令隊(duì)列，將所述預(yù)期處理時(shí)長(zhǎng)超過設(shè)定閾值的所述AT指令加入所述第一指令隊(duì)列，將所述預(yù)期處理時(shí)長(zhǎng)未超過設(shè)定閾值的所述AT指令加入所述至少兩個(gè)指令隊(duì)列中總預(yù)期處理時(shí)長(zhǎng)最小的指令隊(duì)列中；

所述應(yīng)用處理器確定所述指令隊(duì)列與基帶處理器的虛擬端口的對(duì)應(yīng)關(guān)系，分別從各指令隊(duì)列中獲取所述AT指令，根據(jù)所述對(duì)應(yīng)關(guān)系，將獲取的所述AT指令通過該AT指令所屬的指令隊(duì)列對(duì)應(yīng)的虛擬端口發(fā)送給所述基帶處理器，由所述基帶處理器并行處理通過各所述虛擬端口獲取的所述AT指令，將所述AT指令的處理結(jié)果通過相對(duì)應(yīng)的所述虛擬端口返回給所述應(yīng)用處理器；

所述應(yīng)用處理器從所述虛擬端口獲取所述AT指令的處理結(jié)果，并從與所述虛擬端口相應(yīng)的所述指令隊(duì)列中刪除獲取處理結(jié)果的所述AT指令。

一種AT指令處理裝置，包括：

第一處理單元，用于根據(jù)AT指令的預(yù)期處理時(shí)長(zhǎng)創(chuàng)建至少兩個(gè)指令隊(duì)列，所述至少兩個(gè)指令隊(duì)列中包括第一指令隊(duì)列，將所述預(yù)期處理時(shí)長(zhǎng)超過設(shè)定閾值的所述AT指令加入所述第一指令隊(duì)列，將所述預(yù)期處理時(shí)長(zhǎng)未超過設(shè)定閾值的所述AT指令加入所述至少兩個(gè)指令隊(duì)列中總預(yù)期處理時(shí)長(zhǎng)最小的指令隊(duì)列中；

第二處理單元，用于確定所述指令隊(duì)列與基帶處理器的虛擬端口的對(duì)應(yīng)關(guān)系，分別從各指令隊(duì)列中獲取所述AT指令，根據(jù)所述對(duì)應(yīng)關(guān)系，將獲取的所述AT指令通過該AT指令所屬的指令隊(duì)列對(duì)應(yīng)的虛擬端口發(fā)送給所述基帶處理器，由所述基帶處理器并行處理通過各所述虛擬端口獲取的所述AT指令，將所述AT指令的處理結(jié)果通過相對(duì)應(yīng)的所述虛擬端口返回；

第三處理單元，用于從所述虛擬端口獲取所述AT指令的處理結(jié)果，并從與所述虛擬端口相應(yīng)的所述指令隊(duì)列中刪除獲取處理結(jié)果的所述AT指令。

一種AT指令處理系統(tǒng)，包括：

應(yīng)用處理器，用于根據(jù)AT指令的預(yù)期處理時(shí)長(zhǎng)創(chuàng)建至少兩個(gè)指令隊(duì)列，所述至少兩個(gè)指令隊(duì)列中包括第一指令隊(duì)列，將所述預(yù)期處理時(shí)長(zhǎng)超過設(shè)定閾值的所述AT指令加入所述第一指令隊(duì)列，將所述預(yù)期處理時(shí)長(zhǎng)未超過設(shè)定閾值的所述AT指令加入所述至少兩個(gè)指令隊(duì)列中總預(yù)期處理時(shí)長(zhǎng)最小的指令隊(duì)列中；確定所述指令隊(duì)列與基帶處理器的虛擬端口的對(duì)應(yīng)關(guān)系，分別從各指令隊(duì)列中獲取所述AT指令，根據(jù)所述對(duì)應(yīng)關(guān)系，將獲取的所述AT指令通過該AT指令所屬的指令隊(duì)列對(duì)應(yīng)的虛擬端口發(fā)送給所述基帶處理器；從所述虛擬端口獲取所述基帶處理器返回的所述AT指令的處理結(jié)果，并從與所述虛擬端口相應(yīng)的所述指令隊(duì)列中刪除獲取處理結(jié)果的所述AT指令；

基帶處理器，用于并行處理通過各所述虛擬端口獲取的所述AT指令，將所述AT指令的處理結(jié)果通過相對(duì)應(yīng)的所述虛擬端口返回給所述應(yīng)用處理器。