[發明專利]一種AT指令處理方法、裝置及系統

有效

• 申請號: 201410245260.5
• 申請日: 2014-06-04
• 公開（公告）號: CN104053252B
• 公開（公告）日: 2017-08-11
• 發明（設計）人: 陳澤元
• 申請（專利權）人: 青島海信移動通信技術股份有限公司
• 主分類號: H04W80/00
• 分類號: H04W80/00
• 代理公司: 北京同達信恒知識產權代理有限公司11291
• 代理人: 黃志華

1.一種AT指令處理方法，其特征在于，包括：

應用處理器根據AT指令的預期處理時長創建至少兩個指令隊列，所述至少兩個指令隊列中包括第一指令隊列，將所述預期處理時長超過設定閾值的所述AT指令加入所述第一指令隊列；若所述至少兩個指令隊列中存在總預期處理時長最小的隊列，則將所述預期處理時長未超過設定閾值的所述AT指令加入所述至少兩個指令隊列中總預期處理時長最小的指令隊列中；若所述至少兩個指令隊列中不存在總預期處理時長最小的隊列，則將所述預期處理時長未超過設定閾值的所述AT指令加入所述至少兩個指令隊列中除所述第一指令隊列之外的任一指令隊列中；

所述應用處理器確定所述指令隊列與基帶處理器的虛擬端口的對應關系，分別從各指令隊列中獲取所述AT指令，根據所述對應關系，將獲取的所述AT指令通過該AT指令所屬的指令隊列對應的虛擬端口發送給所述基帶處理器，由所述基帶處理器并行處理通過各所述虛擬端口獲取的所述AT指令，將所述AT指令的處理結果通過相對應的所述虛擬端口返回給所述應用處理器；

所述應用處理器從所述虛擬端口獲取所述AT指令的處理結果，并從與所述虛擬端口相應的所述指令隊列中刪除獲取處理結果的所述AT指令。

2.如權利要求1所述的方法，其特征在于，將所述預期處理時長未超過設定閾值的所述AT指令加入所述至少兩個指令隊列中總預期處理時長最小的指令隊列之前，還包括：

所述應用處理器計算所述第一指令隊列中未處理的AT指令的預期處理時長以及正在處理的AT指令的預期剩余處理時長的和，得到所述第一指令隊列的總預期處理時長，所述正在處理的AT指令的預期剩余處理時長為所述正在處理的AT指令的預期處理時長與所述正在處理的AT指令已經處理的時長的差；

對于除所述第一指令隊列之外的其它任一指令隊列，計算該指令隊列中未處理的AT指令的預期處理時長的和，得到該指令隊列的總預期處理時長。

3.如權利要求2所述的方法，其特征在于，所述應用處理器從所述虛擬端口獲取所述AT指令的處理結果，并從與所述虛擬端口相應的所述指令隊列中刪除獲取處理結果的所述AT指令后，還包括：

所述應用處理器更新刪除所述AT指令后的所述指令隊列的總預期處理時長。

4.如權利要求1、2或3所述的方法，其特征在于，應用處理器根據AT指令的預期處理時長創建至少兩個指令隊列之前，還包括：

所述應用處理器根據保存的AT指令與預期處理時長的對應關系，獲取所述AT指令的預期處理時長。

5.如權利要求4所述的方法，其特征在于，由所述基帶處理器并行處理通過各所述虛擬端口獲取的所述AT指令，將所述AT指令的處理結果通過相對應的所述虛擬端口返回給所述應用處理器，包括：

所述基帶處理器并行運行各虛擬端口對應的線程，通過所述虛擬端口對應的線程從該虛擬端口獲取所述AT指令并處理，并通過所述線程將所述AT指令的處理結果經對應的所述虛擬端口返回給所述應用處理器。

6.一種AT指令處理裝置，其特征在于，包括：

第一處理單元，用于根據AT指令的預期處理時長創建至少兩個指令隊列，所述至少兩個指令隊列中包括第一指令隊列，將所述預期處理時長超過設定閾值的所述AT指令加入所述第一指令隊列；若所述至少兩個指令隊列中存在總預期處理時長最小的隊列，則將所述預期處理時長未超過設定閾值的所述AT指令加入所述至少兩個指令隊列中總預期處理時長最小的指令隊列中；若所述至少兩個指令隊列中不存在總預期處理時長最小的隊列，則將所述預期處理時長未超過設定閾值的所述AT指令加入所述至少兩個指令隊列中除所述第一指令隊列之外的任一指令隊列中；

第二處理單元，用于確定所述指令隊列與基帶處理器的虛擬端口的對應關系，分別從各指令隊列中獲取所述AT指令，根據所述對應關系，將獲取的所述AT指令通過該AT指令所屬的指令隊列對應的虛擬端口發送給所述基帶處理器，由所述基帶處理器并行處理通過各所述虛擬端口獲取的所述AT指令，將所述AT指令的處理結果通過相對應的所述虛擬端口返回；

第三處理單元，用于從所述虛擬端口獲取所述AT指令的處理結果，并從與所述虛擬端口相應的所述指令隊列中刪除獲取處理結果的所述AT指令。