[發明專利]EMI濾波器芯片插入損耗評估定量方法

在審

• 申請號: 201410244170.4
• 申請日: 2014-06-05
• 公開（公告）號: CN105281697A
• 公開（公告）日: 2016-01-27
• 發明（設計）人: 不公告發明人
• 申請（專利權）人: 哈爾濱工大華生電子有限公司
• 主分類號: H03H7/01
• 分類號: H03H7/01
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術領域

本發明涉及一種EMI濾波器芯片評估方法，特別涉及電子設備中的MIPI，USB及HDMI等高速接口用EMI濾波器芯片插入損耗評估定量方法。

背景技術

EMI濾波器芯片的原理如圖1、2所示，由電阻、二極管構成的π型RC濾波器和由電感、二極管構成的π型LC濾波器，前級耦合射頻噪聲的信號經過π型濾波器的Vin端流向Vout端，800Mhz—3Ghz的噪聲信號一般可以衰減25dB以上，性能好的濾波器可以衰減40dB以上，這樣對于無線通訊的改善有著重大意義。

目前電子設備集成度越來越高，尤其是手機等便攜式電子設備電路板，布局越來越緊湊，布線越來越密集，工作頻率越來越高，這些都導致EMI對于產品質量影響的比重較以往越來越大，也就對EMI濾波器實際性能的評估要求越來越高，傳統的仿真波形已經不能滿足人們對于日益增長的可靠性的要求。EMI濾波器芯片最重要的指標就是插入損耗曲線，但是由于網絡分析儀和EMI濾波器芯片沒有直接匹配的接口，所以造成EMI濾波器產品手冊一般只有插入損耗的仿真圖，而無法實際評估。

發明內容

本發明的目的是提出一種EMI濾波器芯片插入損耗評估定量方法，使之實際評估EMI濾波器芯片的插入損耗。

本發明提出一種EMI濾波器芯片插入損耗評估定量方法。根據電路板介電常數Er，通孔的串聯接地電感，采用阻抗定量模型，通過網絡分析儀的端口匹配阻抗確定電路板走線阻抗Z，并采用0.5mm板厚，在電路板非走線部分加工接地通孔的方式使寄生電感最小化，從而實際評估EMI濾波器芯片的插入損耗。

根據阻抗定量模型Z={87/[sqrt(Er+1.41)]}ln[5.98H/(0.8W+T)]，結合串聯寄生電感模型1/L=（1/L1+1/L2+1/L3+…1/Ln）進行EMI濾波器芯片評估用電路板的設計步驟為：

第一步，獲取電路板介電常數Er；

第二步，通過網絡分析儀的端口匹配阻抗確定電路板走線阻抗Z；

第三步，通過通孔串聯接地電感值與長度的經驗值，即0.5mm長通孔寄生電感0.5nH確定寄生電感值的同時確認電路板厚H；

第四步，確定T為1oz；

第五步，綜合以上幾步確認后的值，根據阻抗定量模型推出電路板線寬W；

第六步，在此基礎上進一步降低電路板通孔的串聯接地電感，根據串聯寄生電感模型1/L=（1/L1+1/L2+1/L3+…1/Ln），在電路板非走線部分加工接地通孔以降低電路板通孔的串聯接地電感。

本發明EMI濾波器芯片插入損耗評估定量方法的優點：（1）采用了阻抗定量模型Z={87/[sqrt(Er+1.41)]}ln[5.98H/(0.8W+T)]定量設計了電路板的整體布局和布線細節，使評估方法精度高，可重復，適合芯片的大規模生產。（2）通過在電路板非走線部分加工接地通孔以降低串聯接地電感這項技術，使評估結果準確。（3）準確的評估有效縮短了產品的研發周期，使產品的市場競爭性更強。（4）該方法適合大規模加工，所以評估用電路板的成本低。

附圖說明

圖1為電阻型EMI濾波器原理框圖；

圖2為電感型EMI濾波器原理框圖；

圖3以電阻型EMI濾波器為例，說明本發明串聯寄生電感模型示意圖；

圖4為EMI濾波器芯片插入損耗計算機仿真曲線與本發明評估定量方法實際測試曲線對比圖。