[發(fā)明專利]微機(jī)電感測裝置封裝結(jié)構(gòu)及制造工藝

在審

• 申請(qǐng)?zhí)枺?/td>: 201410240872.5
• 申請(qǐng)日: 2014-05-30
• 公開（公告）號(hào): CN105293421A
• 公開（公告）日: 2016-02-03
• 發(fā)明（設(shè)計(jì)）人: 李碩源;康成國;李敬燮;林秉俊;金*洙;金熙嬿;李勝茂
• 申請(qǐng)（專利權(quán)）人: 日月光半導(dǎo)體制造股份有限公司
• 主分類號(hào): B81B7/00
• 分類號(hào): B81B7/00;B81C1/00
• 代理公司: 北京律盟知識(shí)產(chǎn)權(quán)代理有限責(zé)任公司 11287
• 代理人: 林斯凱

技術(shù)領(lǐng)域

本發(fā)明涉及一種微機(jī)電感測裝置封裝結(jié)構(gòu)及制造工藝。

背景技術(shù)

在常規(guī)封裝結(jié)構(gòu)中，關(guān)于感測模塊的封裝，通常利用預(yù)先開模(pre-mold)設(shè)計(jì)，依據(jù)客制化的設(shè)計(jì)，于襯底上形成封膠，再進(jìn)行后續(xù)封裝制程。一般來說，常規(guī)預(yù)先開模設(shè)計(jì)的封裝結(jié)構(gòu)，其封裝尺寸較大，成本也較高。

發(fā)明內(nèi)容

本揭露的一方面涉及一種微機(jī)電感測裝置封裝結(jié)構(gòu)。在一實(shí)施例中，所述封裝結(jié)構(gòu)包括：襯底、芯片、第一感測裸片、第二感測裸片及封膠。所述襯底具有第一表面。所述芯片設(shè)置于所述襯底的所述第一表面，所述芯片具有第一表面。所述第一感測裸片與所述芯片電性連接。所述第二感測裸片堆疊于所述芯片的所述第一表面，且所述第二感測裸片與所述芯片電性連接。封膠包覆所述襯底的所述第一表面、所述芯片的部分第一表面及所述第一感測裸片，其中所述封膠形成缺口，以顯露出所述第二感測裸片。

所述封裝結(jié)構(gòu)的所述第二感測裸片堆疊于所述芯片的所述第一表面，故可降低封裝尺寸，且對(duì)于具有所述封裝結(jié)構(gòu)的整體感測模塊來說，還可進(jìn)一步縮小其整體的體積，使得整體機(jī)構(gòu)設(shè)計(jì)上可具有較大彈性。另外，所述第一感測裸片及所述第二感測裸片均直接電性連接所述芯片，使得電氣路徑縮短，以提升電氣特性。

本揭露的另一方面涉及一種微機(jī)電感測裝置的制造工藝。在一實(shí)施例中，所述制造工藝包括以下步驟：(a)提供襯底，所述襯底具有第一表面；(b)設(shè)置芯片于所述襯底的所述第一表面，所述芯片具有第一表面；(c)設(shè)置第一感測裸片于所述芯片或所述襯底上；(d)電性連接所述芯片與所述襯底，及電性連接所述芯片與所述第一感測裸片；(e)注入封膠以包覆所述襯底的所述第一表面、所述芯片的部分第一表面及所述第一感測裸片，其中所述封膠形成缺口；(f)堆疊第二感測裸片于所述芯片的所述第一表面，且設(shè)置于所述缺口內(nèi)；及(g)電性連接所述第二感測裸片與所述芯片。

利用本發(fā)明制造工藝，不須利用常規(guī)預(yù)先開模設(shè)計(jì)，無須預(yù)先開模及客制化的相關(guān)成本，故可降低成本。

附圖說明

圖1顯示本發(fā)明封裝結(jié)構(gòu)的一實(shí)施例的剖視示意圖；

圖2顯示本發(fā)明封裝結(jié)構(gòu)的一實(shí)施例的剖視示意圖；

圖3顯示本發(fā)明封裝結(jié)構(gòu)的一實(shí)施例的剖視示意圖；

圖4顯示本發(fā)明封裝結(jié)構(gòu)的一實(shí)施例的剖視示意圖；

圖5顯示本發(fā)明封裝結(jié)構(gòu)的一實(shí)施例的剖視示意圖；

圖6顯示本發(fā)明封裝結(jié)構(gòu)的一實(shí)施例的剖視示意圖；

圖7A顯示本發(fā)明封裝結(jié)構(gòu)的一實(shí)施例的剖視示意圖；

圖7B顯示本發(fā)明圖7A的封裝結(jié)構(gòu)的上視示意圖；

圖8A至圖8G顯示本發(fā)明圖1的封裝結(jié)構(gòu)的制造工藝的一實(shí)施例的示意圖；

圖9A至圖9C顯示本發(fā)明圖7A封裝結(jié)構(gòu)的制造工藝的一實(shí)施例的示意圖；

圖10顯示本發(fā)明的制造工藝的模具的一實(shí)施例的示意圖；

圖11A至圖11C顯示本發(fā)明一封裝結(jié)構(gòu)的制造工藝的一實(shí)施例的示意圖；及

圖12A至圖12D顯示本發(fā)明一封裝結(jié)構(gòu)的制造工藝的一實(shí)施例的示意圖。

具體實(shí)施方式

參考圖1，顯示本發(fā)明封裝結(jié)構(gòu)的一實(shí)施例的剖視示意圖。所述封裝結(jié)構(gòu)10包括：襯底11、芯片12、第一感測裸片13、第二感測裸片14、封膠15及凝膠(gel)19。

所述襯底11具有第一表面111。所述襯底11可為BT材質(zhì)覆晶襯底、玻璃襯底、陶瓷襯底、銅箔襯底或是導(dǎo)線架(leadframe)。

所述芯片12設(shè)置于所述襯底11的所述第一表面111，且與所述襯底11電性連接，所述芯片12具有第一表面121，所述芯片12例如是專用集成電路(Application-SpecificIntegratedCircuit，ASIC)。在一實(shí)施例中，所述芯片12的至少一第二導(dǎo)電接點(diǎn)123通過至少一第二導(dǎo)線17而電性連接于所述襯底11，所述至少一第二導(dǎo)電接點(diǎn)123設(shè)置于所述芯片12的所述第一表面121。