[發明專利]微機電感測裝置封裝結構及制造工藝

在審

• 申請號: 201410240872.5
• 申請日: 2014-05-30
• 公開（公告）號: CN105293421A
• 公開（公告）日: 2016-02-03
• 發明（設計）人: 李碩源;康成國;李敬燮;林秉俊;金*洙;金熙嬿;李勝茂
• 申請（專利權）人: 日月光半導體制造股份有限公司
• 主分類號: B81B7/00
• 分類號: B81B7/00;B81C1/00
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 林斯凱

1.一種封裝結構，其包括：

襯底，其具有第一表面；

芯片，其設置于所述襯底的所述第一表面，所述芯片具有第一表面；

第一感測裸片，其與所述芯片電性連接；

第二感測裸片，其堆疊于所述芯片的所述第一表面，且所述第二感測裸片與所述芯片電性連接；及

封膠，其包覆所述襯底的所述第一表面、所述芯片的部分第一表面及所述第一感測裸片，其中所述封膠形成缺口，以顯露出所述第二感測裸片。

2.根據權利要求1所述的封裝結構，

其另包括至少一第一導線及至少一第一導電接點，所述至少一第一導電接點設置于所述芯片的所述第一表面，所述至少一第一導線電性連接所述第一感測裸片與所述芯片的所述至少一第一導電接點。

3.根據權利要求1所述的封裝結構，

其另包括至少一第二導線及至少一第二導電接點，所述至少一第二導電接點設置于所述芯片的所述第一表面，所述至少一第二導線電性連接所述襯底與所述芯片的所述至少一第二導電接點。

4.根據權利要求1所述的封裝結構，

其另包括至少一第三導線及至少一第三導電接點，所述至少一第三導電接點設置于所述芯片的所述第一表面，所述至少一第三導線電性連接所述第二感測裸片與所述芯片的所述至少一第三導電接點。

5.根據權利要求4所述的封裝結構，

其另包括凝膠，包覆所述至少一第三導線及所述至少一第三導電接點。

6.根據權利要求5所述的封裝結構，

其中所述凝膠包覆所述第二感測裸片。

7.根據權利要求1所述的封裝結構，

其另包括封閉屏障，設置于所述第二感測裸片周圍。

8.根據權利要求1所述的封裝結構，

其另包括環狀側壁環繞第二感測裸片，且所述環狀側壁設置于所述芯片的所述第一表面。

9.一種微機電感測裝置的制造工藝，其包括以下步驟：

(a)提供襯底，所述襯底具有第一表面；

(b)設置芯片于所述襯底的所述第一表面，所述芯片具有第一表面；

(c)設置第一感測裸片于所述芯片或所述襯底上；

(d)電性連接所述芯片與所述襯底，及電性連接所述芯片與所述第一感測裸片；

(e)注入封膠以包覆所述襯底的所述第一表面、所述芯片的部分第一表面及所述第一感測裸片，其中所述封膠形成缺口；

(f)堆疊第二感測裸片于所述芯片的所述第一表面，且設置于所述缺口內；及

(g)電性連接所述第二感測裸片與所述芯片。

10.根據權利要求9所述的制造工藝，

其中步驟(d)中，利用至少一第一導線電性連接所述第一感測裸片與所述芯片的至少一第一導電接點，及利用至少一第二導線電性連接所述襯底與所述芯片的至少一第二導電接點。

11.根據權利要求9所述的制造工藝，

其中步驟(e)中，利用模具及保護膜與所述襯底形成空間，以注入所述封膠于所述空間內，所述保護膜設置于所述模具的下表面，且所述模具的所述下表面包括凹陷區，以容納受擠壓的部分所述保護膜。

12.根據權利要求9所述的制造工藝，

其中步驟(g)中，利用至少一第三導線電性連接所述第二感測裸片與所述芯片的至少一第三導電接點。

13.根據權利要求12所述的制造工藝，

其另包括設置凝膠的步驟，以凝膠包覆所述至少一第三導線及所述至少一第三導電接點。

14.根據權利要求9所述的制造工藝，

其中步驟(e)中，利用模具及保護膜與所述襯底形成空間，以注入所述封膠于所述空間內，所述模具包括主體、至少一突出柱及至少一緩沖材料，所述主體另具有至少一孔洞以容置所述至少一突出柱，緩沖材料設置于突出柱的底部，所述突出柱的相對應突出形狀用以形成所述缺口，所述保護膜包覆所述主體與所述突出柱。

15.根據權利要求9所述的制造工藝，

其中步驟(e)中，另包括以下步驟：

(e1)設置中空盒于所述芯片的所述第一表面，所述中空盒呈倒U形，其開口朝下，所述中空盒定義中空的空間；

(e2)注入封膠以包覆所述襯底的所述第一表面、所述芯片的部分第一表面、所述第一感測裸片及所述中空盒；及

(e3)研磨部分封膠及部分中空盒，使所述中空盒成為環狀側壁，在所述環形側壁內則形成所述缺口。