[發明專利]半導體器件及其制造方法

有效

• 申請號: 201410240041.8
• 申請日: 2014-05-30
• 公開（公告）號: CN104576734B
• 公開（公告）日: 2020-03-31
• 發明（設計）人: 柳惟信;吳寶石;孫振榮
• 申請（專利權）人: 美格納半導體有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L21/336
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 王萍;陳煒

提供了半導體器件及其制造方法。該半導體器件包括：阱區域；設置在阱區域中的漏極區域和源極區域；設置在阱區域上方的柵極電極；設置在柵極電極下面的薄柵極絕緣層和厚柵極絕緣層，厚柵極絕緣層被設置成比薄柵極絕緣層更靠近漏極區域；以及設置在柵極電極下方的延伸漏極結區域。

相關申請的交叉引用

本申請要求于2013年10月10日提交韓國知識產權局的韓國專利申請No.10-2013-0120811的優先權，其整體內容通過引用合并于此。

技術領域

以下描述涉及半導體器件及其制造方法，并且涉及例如，在顯示驅動器IC的電平移位器模塊中使用的階梯式柵極絕緣層MOSFET半導體器件以及用于制造雙擴散MOS(DMOS)半導體器件的方法。

背景技術

增強驅動器耗盡負載金屬氧化物半導體器件是如下器件，其中負載的柵極電極通過在金屬氧化物半導體場效應晶體管(MOSFET)的反相器柵極中形成增強型布置的驅動器和耗盡型布置的負載來連接到輸出端子。由于作為負載的金屬氧化物半導體(MOS)晶體管具有恒流特性，因此DMOS器件因出色的操作特性而廣泛地用在邏輯電路中。

傳統的DMOS器件包括單獨的高電壓器件(HV器件)和/或單獨的中電壓器件(MV器件)，其具有大尺寸和低漏極電流以便將低電壓(LV)轉換成中電壓(MV)或高電壓(HV)。然而，由于不足的漏極電流，難于通過使用低電壓柵極輸入來驅動中電壓器件或高電壓器件。因而，當使用寬度增加的指型MOS器件時，存在芯片尺寸減小引起瓶頸現象的問題。

此外，由于溝道長度調制在電平移位器模塊中不好，因此難于保證穩定的驅動功率。就是說，當低電壓輸入在電平移位器模塊中增加到中電壓輸出或高電壓輸出時，以及當施加低電壓柵極電壓輸入時，使用中電壓器件或高電壓器件，由于漏極電流低并且溝道長度調制不好，難于保證穩定的驅動功率。

專利文獻1：美國注冊專利No.6,492,678

發明內容

本發明內容被提供用于以簡化的形式介紹在下面的具體實施方式中進一步描述的一組概念。本發明內容并非旨在確認要求保護的主題內容的關鍵特征或基本特征，也非旨在用于協助確定要求保護的主題內容的范圍。

在一個總體方面，一種半導體器件包括：阱區域；設置在阱區域中的漏極區域和源極區域；設置在阱區域上方的柵極電極；設置在柵極電極下面的薄柵極絕緣層和厚柵極絕緣層，厚柵極絕緣層被設置成比薄柵極絕緣層更靠近漏極區域；以及設置在柵極電極下方的延伸漏極結區域。

阱區域可以是第一傳導性區域，漏極區域和源極區域可以是第二傳導性區域，并且延伸漏極結區域可以是第二傳導性區域。

延伸漏極結區域可以從漏極區域橫向延伸到阱區域的一部分。

延伸漏極結區域與柵極電極重疊的長度可以大于柵極電極與厚柵極絕緣層重疊的長度。

柵極電極與厚柵極絕緣層重疊的長度和延伸漏極結區域與柵極電極重疊的長度之間的差可以等于或小于0.1μm。

柵極絕緣層和漏極區域之間的半導體區域的上表面可以是共面的。

延伸漏極結區域可以具有至的深度。

該半導體器件的總體方面可以進一步包括具有比延伸漏極結區域深的深度的隔離層。

延伸漏極結區域可以延伸到阱區域在薄柵極絕緣層下面的部分。

漏極區域可以在延伸漏極結區域中形成并且可以通過阱區域與源極區域隔離。

延伸漏極結區域可以僅延伸到阱區域在厚柵極絕緣層下面的部分。

柵極電極與厚柵極絕緣層重疊的長度可以短于延伸漏極結區域與柵極電極重疊的長度。