[發(fā)明專利]防止篡改集成電路的系統(tǒng)有效
| 申請?zhí)枺?/td> | 201410238294.1 | 申請日： | 2014-05-30 |
| 公開（公告）號： | CN104217179B | 公開（公告）日： | 2019-06-04 |
| 發(fā)明（設(shè)計）人： | M·阿羅拉;P·巴拉加瓦;R·布杉 | 申請（專利權(quán)）人： | 恩智浦美國有限公司 |
| 主分類號： | G06F21/76 | 分類號： | G06F21/76 |
| 代理公司： | 中國國際貿(mào)易促進委員會專利商標事務(wù)所 11038 | 代理人： | 郭思宇 |
| 地址： | 美國得*** | 國省代碼： | 美國;US |
| 權(quán)利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關(guān)鍵詞： | 防止 篡改 集成電路 系統(tǒng) | ||
1.一種用于生成表示篡改集成電路IC的一個或多個電路的篡改檢測信號的系統(tǒng)，包括：
用于基于預(yù)定算法生成多個串行位流的篡改檢測模塊；以及
被連接到所述篡改檢測模塊并且被放置為距所述一個或多個電路預(yù)定距離的多個導(dǎo)線對，
其中所述多個導(dǎo)線對中的第一對的第一和第二導(dǎo)線的第一端分別被連接到所述篡改檢測模塊的第一和第二輸出端，用于分別接收所述多個串行位流中的第一串行位流和第二串行位流，
其中所述第一和第二導(dǎo)線的第二端分別被連接到所述篡改檢測模塊的第一和第二輸入端，用于向所述篡改檢測模塊提供第三串行位流和第四串行位流，
并且其中所述篡改檢測模塊將所述第一串行位流和所述第三串行位流以及將所述第二串行位流和所述第四串行位流進行比較并生成所述篡改檢測信號，
所述導(dǎo)線對連續(xù)收到不同的位序列，所述位序列快速變化。
2.根據(jù)權(quán)利要求1所述的系統(tǒng)，其中所述篡改檢測模塊包括用于執(zhí)行所述預(yù)定算法的線性反饋移位寄存器LFSR。
3.根據(jù)權(quán)利要求1所述的系統(tǒng)，其中所述第一串行位流和第二串行位流有預(yù)定的重復(fù)頻率。
4.根據(jù)權(quán)利要求1所述的系統(tǒng)，其中所述第一串行位流是所述第二串行位流的補碼。
5.根據(jù)權(quán)利要求1所述的系統(tǒng)，其中所述多個導(dǎo)線對被布置以形成線網(wǎng)。
6.根據(jù)權(quán)利要求5所述的系統(tǒng)，其中所述線網(wǎng)降低微探針對所述一個或多個電路的可達性。
7.根據(jù)權(quán)利要求1所述的系統(tǒng)，其中所述篡改檢測模塊還包括比較器，用于將所述第一串行位流和所述第三串行位流以及將所述第二串行位流和所述第四串行位流進行比較，以生成所述篡改檢測信號。
8.根據(jù)權(quán)利要求1所述的系統(tǒng)，其中所述一個或多個電路與所述IC的存儲模塊相關(guān)聯(lián)。
9.根據(jù)權(quán)利要求8所述的系統(tǒng)，其中所述篡改檢測模塊基于所述篡改檢測信號激活用于擦除存儲在所述存儲模塊中的一個或多個值的存儲器擦除序列。
10.根據(jù)權(quán)利要求1所述的系統(tǒng)，其中篡改所述一個或多個電路包括微探測所述一個或多個電路。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息，商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于恩智浦美國有限公司，未經(jīng)恩智浦美國有限公司許可，擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作，請聯(lián)系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201410238294.1/1.html，轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
