[發明專利]一種可拓展的2.5D多核處理器架構

有效

• 申請號: 201410237881.9
• 申請日: 2014-06-02
• 公開（公告）號: CN104008084B
• 公開（公告）日: 2017-01-18
• 發明（設計）人: 虞志益;林杰;朱世凱;俞劍明;周煒;周力君
• 申請（專利權）人: 復旦大學
• 主分類號: G06F15/17
• 分類號: G06F15/17;G06F15/80
• 代理公司: 上海正旦專利代理有限公司31200
• 代理人: 陸飛,盛志范

技術領域

本發明屬于多核處理器技術領域，具體為一種可拓展的2.5D多核處理器架構。

背景技術

自1971年美國英特爾公司推出全球第一款商用微處理器芯片4004起，處理器的性能便在飛速發展的集成電路制造技術和流水線設計技術的雙重推動下不斷攀升。一方面，在摩爾定律的推動下，新一代工藝節點的更低的溝道延時提升了處理器工作主頻，更小的特征尺寸允許芯片更大的集成密度和電路設計復雜度；另一方面，處理器設計人員也提出和實踐了諸多的復雜流水線技術來提高指令吞吐率，比如為了挖掘指令級并行（ILP）提出的超長指令字（VLIW）、超標量，為了提高流水線載荷效率提出的動態分支預測技術等等。但是處理器性能的不斷提升隨之帶來了不可忽視的功耗問題，以英特爾奔騰4處理器為例，當其工作在3.8GHz時，功耗也上升到100W以上，這帶來了嚴重的發熱現象，給通常的空氣冷卻方法帶來了挑戰。于是人們嘗試用簡單多核的任務并行來獲取單一復雜處理器的性能，這樣多核處理器的架構應運而生。

多核處理器的設計減輕了單核的負擔，因而簡化了其電路設計，使得單核的頻率和功耗降低下來。通過任務的劃分和并行處理，多核處理器獲得了更高的能量效率。近10多年以來，多核處理器的設計呈現處蓬勃的發展，其中表現處明顯的趨勢：核的數目逐漸增多、存儲器的容量不斷擴大、加速器的種類變得多種多樣。但這些趨勢也會帶來諸多不足和挑戰：比如芯片的面積不斷增大，帶來流片費用的提升、芯片物理設計工作量變大，設計周期拉長；以及傳統二維（2D）芯片的可拓展性，可重構性不強顯現。

近年來出現的2.5D封裝技術極大地克服了上述不足和挑戰，該技術利用微凸點（u-bump）制程將已經制作好的多核芯片、存儲器芯片和加速器芯片鍵合在同一塊襯底上，并且用一種稱為TSI（Through?Silicon?Interposer）傳輸線連接起來，最后做在一個封裝內部，該過程示意圖見圖1。可見，2.5D技術可以實現封裝內部的芯片靈活連接和自由拓展，更短的互連線帶來更高的片間通信速度和帶寬。

發明內容

本發明的目的在于提供一種可拓展的2.5D多核處理器架構，可靈活地支持傳統2D多核處理器的存儲空間的拓展、多種加速器的耦合以及核運算資源的拓展，具有提高芯片級IP的可復用性和系統級設計的可重構性、縮短大芯片設計周期、降低制造成本等優點。

基于以上發明目的，本發明提出一種2.5D多核處理器架構，其整體結構圖如圖2所示，由多核處理器芯片、拓展的存儲器芯片和拓展的加速器芯片構成，芯片之間通過SerDes接口提供的高速數據傳輸通道通信；上述芯片通過2.5D工藝鍵合在同一塊襯底并集成在一個封裝內部。其核心是一個由兩維網格結構的片上網絡（Network-on-chip,?NoC）互連的多核處理器芯片，它通過SerDes接口提供的高速數據傳輸通道和拓展的芯片通信?？v向上，處理器通過片外存儲接口模塊對片外存儲器進行單字讀寫和直接數據訪存（Direct?Memory?Access,?DMA）操作，實現本地存儲空間的拓展；橫向上，處理器通過片外加速接口模塊和片外加速器進行控制和數據交互，實現耦合加速器的拓展。本發明通過軟件配置片間接口處的數據選擇器（MUX），支持縱向和橫向的多核芯片拓展。

本發明中，多核處理器由兩維網格結構的片上網絡（Network-on-chip,?NoC）互連，4個處理器構成一個簇。每個處理器與本地的片上存儲器相連，片上存儲器分為兩類，分別用于存儲指令和少量數據，容量較小。其中，數據存儲器可以通過路由器組成的片上網絡以消息傳遞的方式被其它核共享。

本發明中，所述2.5D存儲拓展功能，其架構示意圖如圖3所示，在縱向，處理器通過片外存儲接口模塊對片外存儲器進行字讀寫和DMA操作。當片外存儲接口模塊檢測到流水線的加載/存儲（loal/store）指令的地址落入到本地片外存儲器的地址空間內或者接受到處理器發送來的DMA配置信號，則會將相應指令編碼、打包后通過SerDes接口發送到片外。片外存儲接口產生的配置包結構示意圖如圖4所示。選取高幾位為操作碼，可以由設計者定義為為字讀、字寫、DMA讀、DMA寫。在字讀和字寫情況下，中間的位碼表示讀寫的地址，末端幾位為保留位。在DMA讀寫的情況下，中間的位碼表示DMA起始地址，末端幾位為DMA結束地址。片外存儲控制器接收自身SerDes接口傳輸的配置包，經譯碼步驟后，控制片外存儲器的字讀寫或DMA操作。