[發明專利]一種可拓展的2.5D多核處理器架構

有效

• 申請號: 201410237881.9
• 申請日: 2014-06-02
• 公開（公告）號: CN104008084B
• 公開（公告）日: 2017-01-18
• 發明（設計）人: 虞志益;林杰;朱世凱;俞劍明;周煒;周力君
• 申請（專利權）人: 復旦大學
• 主分類號: G06F15/17
• 分類號: G06F15/17;G06F15/80
• 代理公司: 上海正旦專利代理有限公司31200
• 代理人: 陸飛,盛志范

1.?一種可拓展的2.5D多核處理器架構，其特征在于由多核處理器芯片、拓展的存儲器芯片和拓展的加速器芯片構成，芯片之間通過SerDes接口提供的高速數據傳輸通道通信；上述芯片通過2.5D工藝鍵合在同一塊襯底并集成在一個封裝內部；

縱向上，處理器通過片外存儲接口模塊對片外存儲器進行單字讀寫和直接數據訪存操作，實現本地存儲空間的拓展；橫向上，處理器通過片外加速接口模塊和片外加速器進行控制和數據交互，實現耦合加速器的拓展。

2.?根據權利要求1所述的2.5D多核處理器架構，其特征在于：多核處理器由兩維網格結構的片上網絡互連，4個處理器構成一個簇；每個處理器與本地的片上存儲器相連，片上存儲器分為兩類，分別用于存儲指令和少量數據；其中，數據存儲器通過路由器組成的片上網絡以消息傳遞的方式被其它核共享。

3.?根據權利要求2所述的2.5D多核處理器架構，其特征在于：在縱向，處理器通過片外存儲接口模塊和片外存儲器進行字讀寫和DMA操作；當片外存儲接口模塊檢測到流水線的加載/存儲指令的地址落入到本地片外存儲器的地址空間內或者接受到處理器發送來的DMA配置信號，則會將相應指令編碼、打包后通過SerDes接口發送到片外；片外存儲控制器接收自身SerDes接口傳輸的配置包，經譯碼步驟后，控制片外存儲器的字讀寫或DMA操作。

4.?根據權利要求3所述的2.5D多核處理器架構，其特征在于：在橫向，處理器通過片外加速接口模塊和片外加速器進行控制和數據交互；具體的控制信息封裝在配置包內，用來定義調用加速器的種類、計算數據的長度信息。

5.?根據權利要求4所述的2.5D多核處理器架構，其特征在于：在處理器對外的邊界，分別在縱向和橫向增設一個二選一的數據選擇器；數據選擇器的一個輸入端連接路由器，另一個輸入端分別連接片外存儲接口模塊和片外加速模塊；數據選擇器的輸出端連接SerDes接口；通過軟件配置片間接口處的MUX選擇端來決定縱向或橫向工作在多核芯片拓展狀態下。