[發(fā)明專利]緊湊電平位移器有效
| 申請(qǐng)?zhí)枺?/td> | 201410233883.0 | 申請(qǐng)日: | 2014-05-29 |
| 公開(公告)號(hào): | CN104218940B | 公開(公告)日: | 2018-12-25 |
| 發(fā)明(設(shè)計(jì))人: | P.盧 | 申請(qǐng)(專利權(quán))人: | 高通股份有限公司 |
| 主分類號(hào): | H03K19/0185 | 分類號(hào): | H03K19/0185 |
| 代理公司: | 北京市柳沈律師事務(wù)所 11105 | 代理人: | 李芳華 |
| 地址: | 美國加利*** | 國省代碼: | 美國;US |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 緊湊 電平 位移 | ||
本發(fā)明的實(shí)施方案提供用于將輸入信號(hào)電平位移的裝置。該裝置包括輸出緩沖器,其具有:輸出節(jié)點(diǎn)、耦合到高參考電壓的p?FET和耦合到低參考電壓的n?FET。該裝置也包括兩個(gè)鎖存器。第一鎖存器具有經(jīng)逆變電路元件驅(qū)動(dòng)p?FET柵極的第一鎖存器輸出。第二鎖存器具有經(jīng)非逆變電路元件驅(qū)動(dòng)n?FET柵極的第二鎖存器輸出。該裝置也包括復(fù)位信號(hào)脈沖發(fā)生器,其接收輸入信號(hào)并響應(yīng)于輸入信號(hào)的躍遷生成復(fù)位信號(hào)脈沖。鎖存器都由復(fù)位信號(hào)脈沖置于復(fù)位態(tài)。
相關(guān)申請(qǐng)案的交叉引用
本申請(qǐng)要求美國專利申請(qǐng)No.13/904,941的優(yōu)先權(quán),該申請(qǐng)?zhí)峤挥?013年5月29日,其全文以引用的方式并入本文。
技術(shù)領(lǐng)域
本申請(qǐng)涉及電子電路技術(shù)領(lǐng)域,更具體地,涉及一種用于將輸入信號(hào)電平位移的裝置、用于將輸入信號(hào)電平位移的方法、和用于提高輸入信號(hào)量值的設(shè)備。
背景技術(shù)
電平位移器更改信號(hào)量值。它們經(jīng)常用來將在一個(gè)域中操作的數(shù)字信號(hào)躍遷成不同域中的信號(hào)。例如,電平位移器可從用1伏供電電壓操作的電路接收模擬信號(hào),并將該信號(hào)轉(zhuǎn)移到用2伏供電電壓操作的電路。在該實(shí)例中,1伏域中信號(hào)的每個(gè)值由2伏域中信號(hào)的兩個(gè)較大值的因數(shù)表示。作為另一實(shí)例,電平位移器可接收用晶體管-晶體管邏輯電平操作的數(shù)字信號(hào)并將該信號(hào)躍遷到不同域。由于數(shù)字信號(hào)是邏輯高或邏輯低值,因此晶體管-晶體管邏輯電平數(shù)字信號(hào)經(jīng)電平位移創(chuàng)造信號(hào)新版本,該信號(hào)新版本具有與新域的邏輯高和邏輯低值相等的邏輯高和邏輯低值。
電平位移器架構(gòu)可以參考圖1中的框圖描述,其中電路100是電平位移器。電平位移器100將在供電電壓101和接地102之間變化的信號(hào)Din位移到在高供電電壓103和低供電電壓104之間變化的信號(hào)Dout。供電電壓和接地之間差的量值小于高和低供電電壓之間差的量值。例如,供電電壓可以是1.8伏,接地可以是0伏,高供電電壓可以是3.5伏,并且低供電電壓可以是-3.5伏。因?yàn)殡娖轿灰破?00將輸入信號(hào)Din的上下界位移,所以其是雙邊的。為此,其利用兩個(gè)不同單邊電平位移器:正電平位移器105和負(fù)電平位移器106。這些單邊電平位移器的每個(gè)具有連接到輸出緩沖器裝置柵極的輸出。正電平位移器105連接到p型場效應(yīng)晶體管(p-FET)107的柵極,并且負(fù)電平位移器106連接到n型場效應(yīng)晶體管(n-FET)108的柵極。
由高供電電壓103和低供電電壓104供電的電路具有消耗比由供電101和接地102供電的電路更多電力的潛力。此外,高和低供電電壓103和104在集成電路的背景下通常在使用泵浦電路的芯片上生成,因此在這些電壓電平可用的電量稍微受限。因此,確保p-FET107和n-FET108從不同時(shí)置于導(dǎo)態(tài)是重要的。如果如此,則短路路徑在高供電電壓103和低供電電壓104之間存在,這消耗顯著量的電力。所描述的短路情況通過使用相邏輯109防止。該相邏輯控制其中信號(hào)向正電平位移器105和負(fù)電平位移器106提供的時(shí)間,以確保它們的功率輸出緩沖器裝置(即,p-FET107和n-FET108)從不同時(shí)在導(dǎo)態(tài)。相邏輯109用于確保在Din中的躍遷期間,在其他輸出緩沖器裝置信號(hào)的躍遷到導(dǎo)態(tài)前,信號(hào)的躍遷到非導(dǎo)態(tài)的輸出緩沖器裝置不這樣做。
如果希望Dout的逆變版本,則需要額外電路。Dout的逆變版本可以稱為Doutn。因?yàn)橄M哂锌捎玫腄out和Doutn相匹配版本,所以將逆變器置于節(jié)點(diǎn)Dout從而生成Doutn對(duì)于大多數(shù)應(yīng)用是不足的。如果簡單逆變器用來從Dout生成Doutn,則逆變器在兩個(gè)信號(hào)之間引入等于該逆變器延遲的相差。因此,相匹配逆變版本必須與原非逆變信號(hào)分離地并同時(shí)生成。這通過使用兩個(gè)額外輸出緩沖器裝置:p-FET110和n-FET111實(shí)現(xiàn);以及與用來生成原信號(hào)的電平位移器相似的正負(fù)電平位移器:正電平位移器112和負(fù)電平位移器113。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于高通股份有限公司,未經(jīng)高通股份有限公司許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請(qǐng)聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201410233883.0/2.html,轉(zhuǎn)載請(qǐng)聲明來源鉆瓜專利網(wǎng)。





