[發明專利]一種SRAM存儲單元、SRAM存儲器及其控制方法

有效

• 申請號: 201410228075.5
• 申請日: 2014-05-27
• 公開（公告）號: CN105448328B
• 公開（公告）日: 2019-01-22
• 發明（設計）人: 王楠;王媛;李煜;王穎倩
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: G11C11/419
• 分類號: G11C11/419
• 代理公司: 北京市磐華律師事務所 11336
• 代理人: 高偉;徐金紅

本發明提供一種SRAM存儲單元、SRAM存儲器及其控制方法，所述存儲單元包括：第一上拉晶體管和第一級聯下拉晶體管，所述第一上拉晶體管與第一級聯下拉晶體管的柵極連接在一起構成第一反相器，其中所述第一級聯下拉晶體管由第一下拉晶體管和第三下拉晶體管級聯構成；第二上拉晶體管和第二級聯下拉晶體管，所述第二上拉晶體管與第二級聯下拉晶體管的柵極連接在一起構成第二反相器，其中所述第二級聯下拉晶體管由第二下拉晶體管和第四下拉晶體管級聯構成；所述第一反相器與所述第二反相器交叉耦合。根據本發明的存儲單元，可明顯提高SRAM存儲單元的讀取靜態噪聲容限，提高了SRAM存儲單元的讀操作性能以及良率。

技術領域

本發明涉及集成電路技術領域，尤其涉及一種SRAM存儲單元、具有該SRAM存儲單元的SRAM存儲器及該SRAM存儲器的控制方法。

背景技術

隨著數字集成電路的不斷發展，片上集成的存儲器已經成為數字系統中重要的組成部分。SRAM(Static Random Access Memory，靜態隨機存取存儲器)以其低功耗、高速的優點成為片上存儲器中不可或缺的重要組成部分。SRAM只要為其供電即可保存數據，無需不斷對其進行刷新。

靜態噪聲容限SNM是衡量存儲單元抗干擾能力的一個重要參數，其定義為存儲單元所能承受的最大直流噪聲的幅值，若超過這個值，存儲結點的狀態將發生錯誤翻轉。靜態噪聲容限包括讀取靜態噪聲容限(read static noise margin，簡稱RSNM)和寫噪聲容限(Write Noise Margin，簡稱WNM)，其限制了SRAM存儲單元的良率，因此在SRAM尺寸不斷減小的現狀下，如何維持足夠大的RSNM和WNM以提升產品的良率仍然是目前需要研究的一個主要課題。

因此，有必要提出一種新的技術方案，以改善SRAM單元的靜態噪聲容限。

發明內容

針對現有技術的不足，本發明提供一種SRAM存儲單元，包括：

第一上拉晶體管和第一級聯下拉晶體管，所述第一上拉晶體管與第一級聯下拉晶體管的柵極連接在一起構成第一反相器，其中所述第一級聯下拉晶體管由第一下拉晶體管和第三下拉晶體管級聯構成；

第二上拉晶體管和第二級聯下拉晶體管，所述第二上拉晶體管與第二級聯下拉晶體管的柵極連接在一起構成第二反相器，其中所述第二級聯下拉晶體管由第二下拉晶體管和第四下拉晶體管級聯構成；

所述第一反相器與所述第二反相器交叉耦合。

進一步，還包括第一傳輸晶體管和第二傳輸晶體管、第一位線、第一補充位線和第一字線。

進一步，所述第三下拉晶體管的源極連接電源Vss，所述第三下拉晶體管的漏極連接所述第一下拉晶體管的源極和所述第一傳輸晶體管的源極。

進一步，所述第一下拉晶體管的漏極連接所述第一上拉晶體管的漏極以及所述第二上拉晶體管的柵極。

進一步，所述第四下拉晶體管的源極連接電源Vss，所述第四下拉晶體管的漏極連接所述第二下拉晶體管的源極和所述第二傳輸晶體管的源極。

進一步，所述第二下拉晶體管的漏極連接所述第二上拉晶體管的漏極和所述第一上拉晶體管的柵極。

進一步，所述第一上拉晶體管和第二上拉晶體管為PMOS晶體管，所述第一下拉晶體管、所述第二下拉晶體管、所述第三下拉晶體管和所述第四下拉晶體管為NMOS晶體管。

進一步，所述第一上拉晶體管的源極和所述第二上拉晶體管的源極與電源Vdd相連。

進一步，所述第一傳輸晶體管和第二傳輸晶體管的漏極分別連接所述第一位線和所述第一補充位線，所述第一傳輸晶體管和第二傳輸晶體管的柵極與所述第一字線相連。

進一步，還包括第三傳輸晶體管和第四傳輸晶體管、第二位線、第二補充位線以及第二字線。