[發明專利]一種SRAM存儲單元、SRAM存儲器及其控制方法

有效

• 申請號: 201410228075.5
• 申請日: 2014-05-27
• 公開（公告）號: CN105448328B
• 公開（公告）日: 2019-01-22
• 發明（設計）人: 王楠;王媛;李煜;王穎倩
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: G11C11/419
• 分類號: G11C11/419
• 代理公司: 北京市磐華律師事務所 11336
• 代理人: 高偉;徐金紅

1.一種SRAM存儲單元，包括：

第一上拉晶體管和第一級聯下拉晶體管，所述第一上拉晶體管與第一級聯下拉晶體管的柵極連接在一起構成第一反相器，其中所述第一級聯下拉晶體管由第一下拉晶體管和第三下拉晶體管級聯構成；

第二上拉晶體管和第二級聯下拉晶體管，所述第二上拉晶體管與第二級聯下拉晶體管的柵極連接在一起構成第二反相器，其中所述第二級聯下拉晶體管由第二下拉晶體管和第四下拉晶體管級聯構成；

所述第一反相器與所述第二反相器交叉耦合。

2.根據權利要求1所述的存儲單元，其特征在于，還包括第一傳輸晶體管和第二傳輸晶體管、第一位線、第一補充位線和第一字線。

3.根據權利要求2所述的存儲單元，其特征在于，所述第三下拉晶體管的源極連接電源Vss，所述第三下拉晶體管的漏極連接所述第一下拉晶體管的源極和所述第一傳輸晶體管的源極。

4.根據權利要求1所述的存儲單元，其特征在于，所述第一下拉晶體管的漏極連接所述第一上拉晶體管的漏極以及所述第二上拉晶體管的柵極。

5.根據權利要求2所述的存儲單元，其特征在于，所述第四下拉晶體管的源極連接電源Vss，所述第四下拉晶體管的漏極連接所述第二下拉晶體管的源極和所述第二傳輸晶體管的源極。

6.根據權利要求1所述的存儲單元，其特征在于，所述第二下拉晶體管的漏極連接所述第二上拉晶體管的漏極和所述第一上拉晶體管的柵極。

7.根據權利要求1所述的存儲單元，其特征在于，所述第一上拉晶體管和第二上拉晶體管為PMOS晶體管，所述第一下拉晶體管、所述第二下拉晶體管、所述第三下拉晶體管和所述第四下拉晶體管為NMOS晶體管。

8.根據權利要求1所述的存儲單元，其特征在于，所述第一上拉晶體管的源極和所述第二上拉晶體管的源極與電源Vdd相連。

9.根據權利要求2所述的存儲單元，其特征在于，所述第一傳輸晶體管和第二傳輸晶體管的漏極分別連接所述第一位線和所述第一補充位線，所述第一傳輸晶體管和第二傳輸晶體管的柵極與所述第一字線相連。

10.根據權利要求2所述的存儲單元，其特征在于，還包括第三傳輸晶體管和第四傳輸晶體管、第二位線、第二補充位線以及第二字線。

11.根據權利要求10所述的存儲單元，其特征在于，所述第三傳輸晶體管和所述第四傳輸晶體管的漏極分別連接所述第二位線和所述第二補充位線。

12.根據權利要求10所述的存儲單元，其特征在于，所述第三傳輸晶體管和所述第四傳輸晶體管的柵極與所述第二字線相連。

13.根據權利要求10所述的存儲單元，其特征在于，所述第三下拉晶體管的漏極連接所述第一下拉晶體管的源極和所述第三傳輸晶體管的源極；所述第一下拉晶體管的漏極連接所述第一上拉晶體管的漏極、所述第二上拉晶體管的柵極和所述第一傳輸晶體管的源極。

14.根據權利要求10所述的存儲單元，其特征在于，所述第四下拉晶體管的源極連接電源Vss，所述第四下拉晶體管的漏極連接所述第二下拉晶體管的源極和所述第四傳輸晶體管的源極；所述第二下拉晶體管的漏極連接所述第二上拉晶體管的漏極、所述第一上拉晶體管的柵極和所述第二傳輸晶體管的源極。

15.根據權利要求10所述的存儲單元，其特征在于，所述第一傳輸晶體管、所述第二傳輸晶體管、所述第三傳輸晶體管和所述第四傳輸晶體管為NMOS晶體管。

16.一種SRAM存儲器，其特征在于，所述SRAM存儲器包括若干個如權利要求1-15中任一項所述的SRAM存儲單元。

17.一種基于權利要求16所述的SRAM存儲器的控制方法，其特征在于，所述控制方法包括：

對所述存儲單元中的選定者進行寫操作時，將與所述選定者對應的寫字線設置為高電位，外圍電路傳遞到位線對上的信息作為輸入；以及

對多個所述存儲單元中的選定者進行讀操作時，將與所述選定者對應的讀字線設置為低電位，將讀位線設置為高電位，并將未選定者對應的讀字線設置為高電位，以通過所述讀位線讀取所述選定者中的信息。