[發明專利]一種網絡處理器配置方法以及網絡處理器

有效

• 申請號: 201410228022.3
• 申請日: 2014-05-27
• 公開（公告）號: CN103997469B
• 公開（公告）日: 2017-03-08
• 發明（設計）人: 李楠;王臨春
• 申請（專利權）人: 華為技術有限公司
• 主分類號: H04L12/933
• 分類號: H04L12/933
• 代理公司: 北京同達信恒知識產權代理有限公司11291
• 代理人: 劉醒晗

技術領域

本發明涉及數據通信領域，尤其涉及一種網絡處理器配置方法以及網絡處理器。

背景技術

隨著對網絡帶寬需求的增長以及網絡應用的日益多樣化，以專用集成電路(英文：application-specific?integrated?circuit，縮寫:ASIC)技術為核心的路由器等網絡設備已經成為了網絡的瓶頸。為了解決網絡的瓶頸，基于專用指令集處理器(英文：application-specific?instruction-set?processor，縮寫：ASIP)技術的網絡處理器(英文：network?processor，縮寫：NP)得到了廣泛發展。

現有的報文轉發技術使用流水線架構(英文：pipeline?architecture)的網絡處理器，即網絡處理器中的多個處理單元組成一條流水線，一個處理單元為所述流水線的一級(英文：stage)。通常，每級處理單元包括匹配單元和動作單元，進入網絡處理器的報文及其中間處理信息會隨著各個處理單元的執行順序沿著所述流水線逐級向后傳遞，直到流水線的最后一級。所述中間處理信息可包括端口號、報文長度、輸出端口、查表索引等信息。

以流水線上的第K-1級與第K級為例，相鄰兩級流水線的匹配單元和動作單元之間的依賴關系包括以下幾種類型：

匹配依賴關系：第K級的匹配單元的輸入依賴于第K-1級動作單元的輸出；

動作依賴關系：第K級動作單元的輸入依賴于第K-1級動作單元的輸出；

無依賴關系：第K級任何單元的輸入不依賴于第K-1級任何單元的輸出。

上述三種依賴關系按照報文處理延時長度從長到短進行排列依次為：匹配依賴關系、動作依賴關系、無依賴關系。

現有技術中，由編譯器根據轉發處理程序預先定義的流水線中的各級處理單元之間的依賴關系對網絡處理器進行初始化配置。網絡處理器的流水線結構在初始化配置完成后不再改變，導致各級處理單元間的依賴關系配置靈活性較差，進而導致較大的報文處理延時。

發明內容

本發明提供了一種網絡處理器配置方法以及網絡處理器，用以提高流水線中的各級處理單元之間的依賴關系配置的靈活性，進而減少報文處理的延時。

第一方面，提供一種網絡處理器，所述網絡處理器包括N級處理單元，所述N級處理單元組成一條流水線；每級處理單元包括匹配單元、動作單元、控制單元和延時電路，所述控制單元通過設置所述延時電路來配置相鄰兩級處理單元中的匹配單元和動作單元間的依賴關系，其中，第K級處理單元中的控制單元用于：

在所述第K級處理單元接收到第K-1級處理單元傳輸來的第一報文以及所述第一報文的當前依賴關系后，獲取所述第K級處理單元緩存的第二報文的最終依賴關系，1≤K≤N-1；其中，所述第一報文的當前依賴關系是在對所述流水線進行初始化配置的過程中存儲到所述第K-1級處理單元的，所述第一報文的當前依賴關系是所述第一報文在所述第K級處理單元對應的所有分支的依賴關系中具有最大延時的依賴關系；

根據所述第一報文的當前依賴關系以及所述第K級處理單元緩存的所述第二報文的最終依賴關系，確定所述第一報文的最終依賴關系；

根據所述第一報文的最終依賴關系設置所述第K級處理單元的延時電路。

結合第一方面，在第一種可能的實現方式中，所述控制單元在確定所述第一報文的最終依賴關系時，具體用于：

根據所述第一報文的當前依賴關系以及所述第K級處理單元緩存的所述第二報文的最終依賴關系，將所述第一報文的當前依賴關系以及所述第K級處理單元緩存的所述第二報文的最終依賴關系中，具有最大延時的依賴關系確定為所述第一報文的最終依賴關系。

結合第一方面或者第一方面的第一種可能的實現方式，在第二種可能的實現方式中，所述對所述流水線進行初始化配置的過程包括：

獲取流水線配置文件，所述流水線配置文件中包括每級處理單元的所有分支的依賴關系，其中，相鄰兩級處理單元中的前一級處理單元的一個轉發表到下一級處理單元的一個轉發表之間的轉發關系形成所述前一級處理單元的一個分支；

針對每級處理單元，根據所述流水線配置文件，將所述處理單元的所有分支的依賴關系中延時最大的依賴關系確定為所述處理單元到下一級處理單元的依賴關系；

根據每個相鄰兩級處理單元之間的依賴關系配置所述流水線，以及針對每級處理單元中的每個轉發表，將以所述轉發表為起點的所有分支的依賴關系中延時最大的依賴關系，存儲到前一級處理單元中。