[發明專利]一種網絡處理器配置方法以及網絡處理器

有效

• 申請號: 201410228022.3
• 申請日: 2014-05-27
• 公開（公告）號: CN103997469B
• 公開（公告）日: 2017-03-08
• 發明（設計）人: 李楠;王臨春
• 申請（專利權）人: 華為技術有限公司
• 主分類號: H04L12/933
• 分類號: H04L12/933
• 代理公司: 北京同達信恒知識產權代理有限公司11291
• 代理人: 劉醒晗

1.一種網絡處理器，其特征在于，所述網絡處理器包括N級處理單元，所述N級處理單元組成一條流水線；每級處理單元包括匹配單元、動作單元、控制單元和延時電路，所述控制單元通過設置所述延時電路來配置相鄰兩級處理單元中的匹配單元和動作單元間的依賴關系，其中，第K級處理單元中的控制單元用于：

在所述第K級處理單元接收到第K-1級處理單元傳輸來的第一報文以及所述第一報文的當前依賴關系后，獲取所述第K級處理單元緩存的第二報文的最終依賴關系，1≤K≤N-1；其中，所述第一報文的當前依賴關系是在對所述流水線進行初始化配置的過程中存儲到所述第K-1級處理單元的，所述第一報文的當前依賴關系是所述第一報文在所述第K級處理單元對應的所有分支的依賴關系中具有最大延時的依賴關系；

根據所述第一報文的當前依賴關系以及所述第K級處理單元緩存的所述第二報文的最終依賴關系，確定所述第一報文的最終依賴關系；

根據所述第一報文的最終依賴關系設置所述第K級處理單元的延時電路。

2.如權利要求1所述的網絡處理器，其特征在于，所述控制單元在確定所述第一報文的最終依賴關系時，具體用于：

根據所述第一報文的當前依賴關系以及所述第K級處理單元緩存的所述第二報文的最終依賴關系，將所述第一報文的當前依賴關系以及所述第K級處理單元緩存的所述第二報文的最終依賴關系中，具有最大延時的依賴關系確定為所述第一報文的最終依賴關系。

3.如權利要求1或2所述的網絡處理器，其特征在于，所述對所述流水線進行初始化配置的過程包括：

獲取流水線配置文件，所述流水線配置文件中包括每級處理單元的所有分支的依賴關系，其中，相鄰兩級處理單元中的前一級處理單元的一個轉發表到下一級處理單元的一個轉發表之間的轉發關系為所述前一級處理單元的一個分支；

針對每級處理單元，根據所述流水線配置文件，將所述處理單元的所有分支的依賴關系中延時最大的依賴關系確定為所述處理單元到下一級處理單元的依賴關系；

根據每個相鄰兩級處理單元之間的依賴關系配置所述流水線，以及針對每級處理單元中的每個轉發表，將以所述轉發表為起點的所有分支的依賴關系中延時最大的依賴關系，存儲到前一級處理單元中。

4.如權利要求1-3中任一項所述的網絡處理器，其特征在于，所述流水線中每級處理單元的延時電路包括：第一至第三多路選擇器以及第一至第四延時器，其中：

第一多路選擇器的第一路輸入來自前一級處理單元的延時電路中的第二延時器的輸出、第二路輸入來自前一級處理單元的延時電路中的第一延時器的輸出、第三路輸入來自前一級處理單元的延時電路中第三多路選擇器的輸出；第一多路選擇器的輸出端與本級處理單元的延時電路中的第一延時器的輸入端、匹配單元的輸入端連接；本級處理單元中的第二延時器連接在本級處理單元的延時電路中的第一延時器的輸出端與下一級處理單元的延時電路中的第一多路選擇器的第一路輸入端之間；

第二多路選擇器的第四路輸入來自本級處理單元的延時電路中的第三延時器的輸出、第五路輸入來自前一級處理單元的延時電路中的第三多路選擇器的輸出；第二多路選擇器的輸出端與本級處理單元的動作單元的輸入端連接；本級處理單元的延時電路中的第三延時器連接在本級處理單元的延時電路中的第一延時器的輸出端與所述第二多路選擇器的第四路輸入端之間；

第三多路選擇器的第六路輸入來自本級動作單元的輸出、第七路輸入來自本級處理單元的延時電路中的第四延時器的輸出，所述第四延時器連接在前一級處理單元的第三多路選擇器的輸出端與本級處理單元的延時電路中的第三多路選擇器的第七路輸入端之間。

5.如權利要求4所述的網絡處理器，其特征在于，每級處理單元的延時電路中的第一延時器以及第四延時器的延時長度為t、第二延時器的延時長度為t_a、第三延時器的延時長度為t_m，所述t為一個時鐘周期長度，所述t_a為所述動作單元的延時長度，所述t_m為所述匹配單元的延時長度。