[發明專利]一種8位單片機讀寫16位存儲單元RAM的實現方法

有效

• 申請號: 201410225644.0
• 申請日: 2014-05-26
• 公開（公告）號: CN104021086A
• 公開（公告）日: 2014-09-03
• 發明（設計）人: 陶濤;劉毅;梅雪松;張東升;孫挪剛;姜歌東
• 申請（專利權）人: 西安交通大學
• 主分類號: G06F12/02
• 分類號: G06F12/02;G06F3/06
• 代理公司: 西安通大專利代理有限責任公司 61200
• 代理人: 陸萬壽

技術領域

本發明屬于電子設計自動化領域，具體涉及一種8位單片機讀寫16位存儲單元RAM的實現方法。

背景技術

隨著電子技術的進步和電子器件制造工藝的提高，市面上的16位和32位單片機越來越多，但是8位單片機因其制造設計工藝成熟、價格低廉等特點，市場占有率仍然很高，尤其在成本敏感和可靠性要求較高的場合，更占有絕對優勢，由于大多8位單片機內部資源有限，經常需要外擴存儲器，8位單片機可以很方便與8位存儲單元RAM連接，但是，對16位存儲單元的RAM操作不方便，一定程度限制了8位單片機的使用范圍。

發明內容

本發明的目的在于克服上述現有技術的缺點，提供了一種8位單片機讀寫16位存儲單元RAM的實現方法，該方法可以實現8位單片機讀寫16位存儲單元RAM。

為達到上述目的，本發明所述的8位單片機讀寫16位存儲單元RAM的實現方法，包括以下步驟：

1)將16位存儲單元RAM中每個存儲單元的初始目標地址通過vUB分成高8位和低8位，得高低位判斷標志；

2)通過CPLD/FPGA地址緩存器將單片機與16位存儲單元RAM相連接；

3)8位單片機將初始目標地址及高地位判斷標志分三次寫入到CPLD/FPGA地址緩存器中，其中，第一次，8位單片機通過0x8010操作端口將初始目標地址的低8位寫入到CPLD/FPGA地址緩存器的ADDR_BUF[7..0]中；第二次，8位單片機通過0x8011操作端口將初始目標地址的高8位寫入到CPLD/FPGA地址緩存器的ADDR_BUF[15..8]中；第三次，8位單片機將高低位判斷標志通過0x8014操作端口寫入CPLD/FPGA地址緩存器的vUB_BUF中；

4)將CPLD/FPGA地址緩存器中ADDR_BUF內的初始目標地址通過0x8012操作端口寫入到RAM地址寄存器的MCUwrAddr及MCUrdAddr中，同時將CPLD/FPGA地址緩存器中vUB_BUF內的高低位判斷標志通過0x8015操作端口寫入到vUB中；

5)8位單片機通過0x8009操作端口將8位單片機內的8位數據寫入到選通的RAM單元中，寫入完成后，寫地址寄存器MCUwrAddr加1；

6)重復步驟5)，連續寫入所有數據；

7)8位單片機通過0x8008操作端口從選通的RAM單元中讀取8位單片機內的8位數據，讀取完成后，讀地址寄存器MCUrdAddr加1；

8)重復步驟7)，連續讀取所有數據。

所述高低位判斷標志為當vUB＝0時，選中高8位，當vUB＝1時，選中低8位。

步驟4)所述將CPLD/FPGA地址緩存器中ADDR_BUF內的初始目標地址通過0x8012操作端口寫入到RAM地址寄存器的MCUwrAddr及MCUrdAddr中的具體操作過程為：當0x8012端口寫入數據的第0位為1，即bit0＝1時，將CPLD/FPGA地址緩存器中ADDR_BUF內的初始目標地址寫入到RAM地址寄存器的MCUrdAddr中，當0x8012端口寫入數據的第1位為1，即bit1＝1時，CPLD/FPGA地址緩存器中ADDR_BUF內的初始目標地址寫入到RAM地址寄存器的MCUwrAddr中。

步驟4)所述將CPLD/FPGA地址緩存器中vUB_BUF內的高低位判斷標志通過0x8015操作端口寫入到vUB中的具體操作為：當0x8015端口寫入數據的第0位為1，即bit0＝1時，將CPLD/FPGA地址緩存器中vUB_BUF內的高低位判斷標志寫入vUB的MCUrd_vUB中，當0x8015端口寫入數據的第1位為1，即bit1＝1時，將CPLD/FPGA地址緩存器中vUB_BUF內的高低位判斷標志寫入到vUB的MCUwr_vUB中。

本發明具有以下有益效果：