[發(fā)明專(zhuān)利]一種8位單片機(jī)讀寫(xiě)16位存儲(chǔ)單元RAM的實(shí)現(xiàn)方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201410225644.0
• 申請(qǐng)日: 2014-05-26
• 公開(kāi)（公告）號(hào): CN104021086A
• 公開(kāi)（公告）日: 2014-09-03
• 發(fā)明（設(shè)計(jì)）人: 陶濤;劉毅;梅雪松;張東升;孫挪剛;姜歌東
• 申請(qǐng)（專(zhuān)利權(quán)）人: 西安交通大學(xué)
• 主分類(lèi)號(hào): G06F12/02
• 分類(lèi)號(hào): G06F12/02;G06F3/06
• 代理公司: 西安通大專(zhuān)利代理有限責(zé)任公司 61200
• 代理人: 陸萬(wàn)壽

1.一種8位單片機(jī)讀寫(xiě)16位存儲(chǔ)單元RAM的實(shí)現(xiàn)方法，其特征在于，包括以下步驟：

1)將16位存儲(chǔ)單元RAM中每個(gè)存儲(chǔ)單元的地址通過(guò)vUB分成高8位和低8位，得高低位判斷標(biāo)志；

2)通過(guò)CPLD/FPGA地址緩存器將單片機(jī)與16位存儲(chǔ)單元RAM相連接；

3)8位單片機(jī)將初始目標(biāo)地址及高地位判斷標(biāo)志分三次寫(xiě)入到CPLD/FPGA地址緩存器中，其中，第一次，8位單片機(jī)通過(guò)0x8010操作端口將初始目標(biāo)地址的低8位寫(xiě)入到CPLD/FPGA地址緩存器的ADDR_BUF[7..0]中；第二次，8位單片機(jī)通過(guò)0x8011操作端口將初始目標(biāo)地址的高8位寫(xiě)入到CPLD/FPGA地址緩存器的ADDR_BUF[15..8]中；第三次，8位單片機(jī)將高低位判斷標(biāo)志通過(guò)0x8014操作端口寫(xiě)入CPLD/FPGA地址緩存器的vUB_BUF中；

4)將CPLD/FPGA地址緩存器中ADDR_BUF內(nèi)的初始目標(biāo)地址通過(guò)0x8012操作端口寫(xiě)入到RAM地址寄存器的MCUwrAddr及MCUrdAddr中，同時(shí)將CPLD/FPGA地址緩存器中vUB_BUF內(nèi)的高低位判斷標(biāo)志通過(guò)0x8015操作端口寫(xiě)入到vUB中；

5)8位單片機(jī)通過(guò)0x8009操作端口將8位單片機(jī)內(nèi)的8位數(shù)據(jù)寫(xiě)入到選通的RAM單元中，寫(xiě)入完成后，寫(xiě)地址寄存器MCUwrAddr加1；

6)重復(fù)步驟5)，連續(xù)寫(xiě)入所有數(shù)據(jù)；

7)8位單片機(jī)通過(guò)0x8008操作端口從選通的RAM單元中讀取8位單片機(jī)內(nèi)的8位數(shù)據(jù)，讀取完成后，讀地址寄存器MCUrdAddr加1；

8)重復(fù)步驟7)，連續(xù)讀取所有數(shù)據(jù)。

2.根據(jù)權(quán)利要求1所述的8位單片機(jī)讀寫(xiě)16位存儲(chǔ)單元RAM的實(shí)現(xiàn)方法，其特征在于，所述高低位判斷標(biāo)志為當(dāng)vUB＝0時(shí)，選中高8位，當(dāng)vUB＝1時(shí)，選中低8位。

3.根據(jù)權(quán)利要求1所述的8位單片機(jī)讀寫(xiě)16位存儲(chǔ)單元RAM的實(shí)現(xiàn)方法，其特征在于，步驟4)所述將CPLD/FPGA地址緩存器中ADDR_BUF內(nèi)的初始目標(biāo)地址通過(guò)0x8012操作端口寫(xiě)入到RAM地址寄存器的MCUwrAddr及MCUrdAddr中的具體操作過(guò)程為：當(dāng)0x8012端口寫(xiě)入數(shù)據(jù)的第0位為1，即bit0＝1時(shí)，將CPLD/FPGA地址緩存器中ADDR_BUF內(nèi)的初始目標(biāo)地址寫(xiě)入到RAM地址寄存器的MCUrdAddr中，當(dāng)0x8012端口寫(xiě)入數(shù)據(jù)的第1位為1，即bit1＝1時(shí)，CPLD/FPGA地址緩存器中ADDR_BUF內(nèi)的初始目標(biāo)地址寫(xiě)入到RAM地址寄存器的MCUwrAddr中。

4.根據(jù)權(quán)利要求3所述的8位單片機(jī)讀寫(xiě)16位存儲(chǔ)單元RAM的實(shí)現(xiàn)方法，其特征在于，步驟4)所述將CPLD/FPGA地址緩存器中vUB_BUF內(nèi)的高低位判斷標(biāo)志通過(guò)0x8015操作端口寫(xiě)入到vUB中的具體操作為：當(dāng)0x8015端口寫(xiě)入數(shù)據(jù)的第0位為1，即bit0＝1時(shí)，將CPLD/FPGA地址緩存器中vUB_BUF內(nèi)的高低位判斷標(biāo)志寫(xiě)入vUB的MCUrd_vUB中，當(dāng)0x8015端口寫(xiě)入數(shù)據(jù)的第1位為1，即bit1＝1時(shí)，將CPLD/FPGA地址緩存器中vUB_BUF內(nèi)的高低位判斷標(biāo)志寫(xiě)入到vUB的MCUwr_vUB中。