[發明專利]FINFET結構及其制造方法

有效

• 申請號: 201410222725.5
• 申請日: 2014-05-23
• 公開（公告）號: CN104934472B
• 公開（公告）日: 2018-01-26
• 發明（設計）人: 江國誠;陳冠霖;王昭雄;劉繼文
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L21/336
• 代理公司: 北京德恒律治知識產權代理有限公司11409
• 代理人: 章社杲,孫征

技術領域

本發明總體涉及半導體技術領域，更具體地，涉及FINFET結構及其制造方法。

背景技術

由于各種電子部件(例如，晶體管、二極管、電阻器、電容器等)的集成密度的持續改進，半導體工業已經歷了快速發展。在大多數情況下，集成密度的這種改進源自最小部件尺寸的重復減小，這允許更多的部件集成到給定區域內。然而，較小的部件尺寸可能導致更多的漏電流。隨著近來對更小的電子器件需求的增長，對降低半導體器件的漏電流的需求也已增長。

在互補金屬氧化物半導體(CMOS)場效應晶體管(FET)中，有源區包括漏極、源極、連接在漏極和源極之間的溝道區、以及位于溝道的頂部上的用于控制溝道區的導通和截止狀態的柵極。當柵極電壓大于閾值電壓時，在漏極和源極之間建立導電溝道。因此，允許電子或空穴在漏極和源極之間移動。另一方面，當柵極電壓小于閾值電壓時，理想地，溝道中斷，并且沒有在漏極和源極之間流動的電子或空穴。然而，隨著半導體器件持續縮小，由于短溝道泄漏效應，柵極不能完全控制溝道區，尤其是溝道區中遠離柵極的部分。因此，在半導體器件按比例縮小至深亞30納米尺寸(deep sub-30nanometer)之后，傳統的平面晶體管的相應的短柵極長度可以導致柵極的失效(inability)，從而基本上截止了溝道區。

隨著半導體技術的發展，已經出現了作為有效替代的鰭式場效應晶體管(FinFET)以進一步降低半導體器件中的漏電流。在FinFET中，有源區包括漏極、溝道區和從半導體襯底的表面處突出的源極，其中FinFET位于半導體襯底上。與鰭相類似，FinFET的有源區在截面圖中為矩形形狀。此外，FinFET的柵極結構像倒置的U從三側包圍有源區。因此，柵極結構對溝道的控制變得更強。傳統的平面晶體管的短溝道泄露效應已降低。從而，當FinFET截止時，柵極結構可以更好地控制溝道以便降低漏電流。

FinFET的鰭的形成可以包括使襯底凹進以形成凹槽、使用介電材料填充凹槽、實施化學機械拋光工藝以去除位于鰭之上的介電材料的過量部分，以及使介電材料的頂層凹進，從而使得凹槽中介電材料的保留部分形成淺溝槽隔離(STI)區。

發明內容

為解決現有技術中的問題，本發明提供了一種裝置，包括：襯底，由第一半導體材料形成；鰭結構，從所述襯底上方突出，其中，所述鰭結構包括：下部，由所述第一半導體材料形成；中部，由第二半導體材料形成；上部，由所述第一半導體材料形成，其中，所述上部包括連接在第一源極/漏極區和第二源極/漏極區之間的溝道；和第一碳摻雜層，形成在所述中部和所述上部之間；第二碳摻雜層，形成在所述第一源極/漏極區下面；以及第三碳摻雜層，形成在所述第二源極/漏極區下面。

在上述裝置中，還包括：柵極區，環繞所述鰭結構的所述溝道。

在上述裝置中，其中：所述第一半導體材料是硅；以及所述第二半導體材料是碳化硅鍺(SiGeC)。

在上述裝置中，其中：所述第一碳摻雜層由碳化硅(SiC)形成；所述第二碳摻雜層由SiC形成；以及所述第三碳摻雜層由SiC形成。

在上述裝置中，其中：所述第二碳摻雜層由碳磷化硅(SiCP)形成；以及所述第三碳摻雜層由SiCP形成。

在上述裝置中，其中：所述第一源極/漏極區由磷化硅(SiP)形成；以及所述第二源極/漏極區由SiP形成。

在上述裝置中，其中：所述鰭結構的中部包括氧化物外層，其中，所述氧化物外層由SiGeO_x形成，其中，x是以原子百分比計的氧組分。

根據本發明的另一個方面。提供了一種器件，包括：襯底，包括硅；鰭結構，從所述襯底上方突出，其中，所述鰭結構包括：下部，由硅形成并且由隔離區環繞；中部，由碳化硅鍺形成，其中，所述中部由氧化物層包圍；上部，由硅形成，其中，所述上部包括溝道；和碳化硅層，形成在所述中部和所述上部之間；第一源極/漏極區，包括第一磷化硅區和在所述第一磷化硅區下面形成的第一碳化硅層；以及第二源極/漏極區，包括第二磷化硅區和在所述第二磷化硅區下面形成的第二碳化硅層。

在上述器件中，其中：所述第一源極/漏極區的厚度在從約30nm至約50nm的范圍內；以及所述第二源極/漏極區的厚度在從約30nm至約50nm的范圍內。

在上述器件中，其中：所述氧化物層包括SiGeO_x，其中，x是以原子百分比計的氧組分。

在上述器件中，其中：所述碳化硅層的厚度在從約5nm至約15nm的范圍內。