[發明專利]一種防破解PUF結構

有效

• 申請號: 201410221390.5
• 申請日: 2014-05-23
• 公開（公告）號: CN104052604B
• 公開（公告）日: 2017-04-19
• 發明（設計）人: 萬美琳;賀章擎;韓爽;李聰;戴葵;鄒雪城
• 申請（專利權）人: 戴葵
• 主分類號: H04L9/32
• 分類號: H04L9/32;H04L9/08
• 代理公司: 武漢開元知識產權代理有限公司42104
• 代理人: 唐正玉

1.一種防破解PUF結構，由多個PUF容性基本單元構成容性陣列，其特征在于：每個PUF容性基本單元包含開關電容電路、控制電路、比較器、頂層金屬走線及次頂層金屬走線，控制電路分別與開關電容電路和比較器相連，開關電容電路的信號輸出經比較器放大后輸出；開關電容電路分別與頂層金屬走線及次頂層金屬走線相連，在頂層金屬和次頂層金屬分別采用電容上極板和電容下極板作為敏感的信號線，并分別與地線混合繞線，且混合繞線覆蓋PUF電路、內核電路和芯片需要保護的電路；所述的比較器為電容敏感的輸入輸出耦合正反饋比較器；

多個PUF容性基本單元構成容性陣列覆蓋整個芯片的PUF電路、內核電路和芯片需要保護的電路；

開關電容電路捕獲芯片電容的工藝偏差，并轉換為電壓偏差，以實現物理不可克隆函數；比較器將開關電容電路產生的電壓偏差值放大，轉變為PUF輸出0/1密鑰；控制電路對PUF基本單元進行使能，產生PUF密鑰后，控制電路關閉PUF基本單元。

2.根據權利要求1所述的一種防破解PUF結構，其特征在于：所述的電容敏感的輸入輸出耦合正反饋比較器為鎖存器latch，latch將開關電容電路產生的電壓偏差值放大，轉變為PUF 0/1密鑰；由于latch所有節點的電容值都參加開關電容電路的電容分壓，進而會影響PUF輸出密鑰的值。