[發(fā)明專利]一種防破解PUF結(jié)構(gòu)

有效

• 申請(qǐng)?zhí)枺?/td>: 201410221390.5
• 申請(qǐng)日: 2014-05-23
• 公開（公告）號(hào): CN104052604B
• 公開（公告）日: 2017-04-19
• 發(fā)明（設(shè)計(jì)）人: 萬美琳;賀章擎;韓爽;李聰;戴葵;鄒雪城
• 申請(qǐng)（專利權(quán)）人: 戴葵
• 主分類號(hào): H04L9/32
• 分類號(hào): H04L9/32;H04L9/08
• 代理公司: 武漢開元知識(shí)產(chǎn)權(quán)代理有限公司42104
• 代理人: 唐正玉

技術(shù)領(lǐng)域

本發(fā)明主要涉及基于PUF的身份認(rèn)證、密鑰生成和防偽技術(shù)等的設(shè)計(jì)領(lǐng)域，特指一種防破解PUF結(jié)構(gòu)。

背景技術(shù)

物理不可克隆函數(shù)(Physical Unclonable Function，簡稱PUF)最早由Pappu于2001年3月在《Physical One-Way Functions》中提出，隨后很快就出現(xiàn)了基于光學(xué)、電磁學(xué)和電子學(xué)等原理的多種PUF結(jié)構(gòu)，并被廣泛的用于身份認(rèn)證、安全密鑰生成和防偽技術(shù)等領(lǐng)域。隨著集成電路技術(shù)的迅速發(fā)展，采用PUF技術(shù)的集成電路芯片也很快出現(xiàn)，并在芯片安全和防偽領(lǐng)域得到廣泛的應(yīng)用。PUF電路主要通過捕獲芯片在制造過程中不可避免產(chǎn)生的工藝偏差，從而生成無限多的，具有唯一性和不可克隆性的輸出，這些輸出不可預(yù)測，即使芯片制造商也無法復(fù)制，因此極大的提高了芯片的安全級(jí)別。

近些年來，出現(xiàn)了許多種PUF電路結(jié)構(gòu)。因?yàn)檫@些PUF電路對(duì)工藝的敏感性和自身結(jié)構(gòu)的特性存在很多不同之處，所以其表現(xiàn)出不同的性能。比如，基于雙堆疊反向延遲單元的PUF電路對(duì)工藝的敏感特性較差，但是隨著電源電壓的變化，其延遲單元的延遲時(shí)間基本不變，于是PUF輸出的唯一性很差，穩(wěn)定性較好；基于電流饑餓型延遲單元的PUF電路對(duì)工藝的敏感特性較好，但是隨著電源電壓的變化，其延遲單元的延遲時(shí)間有較大的變化，于是對(duì)應(yīng)PUF輸出的唯一性較好，穩(wěn)定性很差。因此，亟需設(shè)計(jì)一種新型的PUF電路結(jié)構(gòu)，來保證對(duì)應(yīng)PUF的輸出同時(shí)具備良好的唯一性和穩(wěn)定性。

同時(shí)，現(xiàn)有的PUF結(jié)構(gòu)都不具有完備的防破解功能，無法同時(shí)防止外部探針探測和破壞-重建等攻擊。對(duì)于分壓型或SRAM等阻性敏感PUF而言，PUF輸出值捕獲的是電阻的工藝隨機(jī)特性，現(xiàn)今外部探針可以做到非常高的接觸電阻，當(dāng)探針探測PUF輸出值時(shí)，并不會(huì)引起采樣電阻的變化，從而存在PUF密鑰被探針盜取的風(fēng)險(xiǎn)。同樣，對(duì)于延遲類的PUF而言，雖然該類為容性敏感PUF，當(dāng)外部探針探測時(shí)，會(huì)引起采樣單元電容的變化，從而可能導(dǎo)致PUF的輸出值發(fā)生變化。但是該類PUF并不不能防止外部小范圍破壞-重建攻擊，即將所采樣單元保護(hù)線在小范圍內(nèi)破壞，留出探測點(diǎn)，然后在外圍對(duì)保護(hù)線進(jìn)行重建，這樣對(duì)采樣單元電容的影響非常小，而探針可以直接透過保護(hù)線探測內(nèi)部核心信號(hào)，從而實(shí)現(xiàn)破解PUF的目的。可以看出，現(xiàn)有的分壓型、SRAM和延遲類的PUF都不能實(shí)現(xiàn)完備的防破解功能，因此亟需設(shè)計(jì)一種防破解PUF結(jié)構(gòu)，在保證對(duì)應(yīng)PUF輸出具備良好的唯一性和穩(wěn)定性的同時(shí)，還具有完備的防破解特性。

發(fā)明內(nèi)容

本發(fā)明要解決的問題就在于：針對(duì)現(xiàn)有芯片安全等技術(shù)問題，本發(fā)明提供一種輸出統(tǒng)計(jì)分布特性好、穩(wěn)定性高，具有完備防破解功能，可用于安全密鑰生成、芯片身份認(rèn)證和防偽技術(shù)等領(lǐng)域的新型的防破解PUF結(jié)構(gòu)。

為解決上述技術(shù)問題，本發(fā)明提出的解決方案為：

一種防破解PUF結(jié)構(gòu)，由多個(gè)PUF容性基本單元構(gòu)成容性陣列，其特征在于：每個(gè)PUF容性基本單元包含開關(guān)電容電路、控制電路、比較器、頂層金屬走線及次頂層金屬走線，控制電路分別與開關(guān)電容電路和比較器相連，開關(guān)電容電路的信號(hào)輸出經(jīng)比較器放大后輸出；開關(guān)電容電路分別與頂層金屬走線及次頂層金屬走線相連，在頂層金屬和次頂層金屬分別采用電容上極板和電容下極板作為敏感的信號(hào)線，并分別與地線混合繞線，且混合繞線覆蓋PUF電路、內(nèi)核電路和芯片需要保護(hù)的電路；所述的比較器為電容敏感的輸入輸出耦合正反饋比較器；

多個(gè)PUF容性基本單元構(gòu)成容性陣列覆蓋整個(gè)芯片的PUF電路、內(nèi)核電路和芯片需要保護(hù)的電路；

開關(guān)電容電路捕獲芯片電容的工藝偏差，并轉(zhuǎn)換為電壓偏差，以實(shí)現(xiàn)物理不可克隆函數(shù)；比較器將開關(guān)電容電路產(chǎn)生的電壓偏差值放大，轉(zhuǎn)變?yōu)镻UF輸出0/1密鑰，控制電路對(duì)PUF基本單元的工作狀態(tài)進(jìn)行使能，產(chǎn)生PUF密鑰后，控制電路關(guān)閉PUF基本單元。

所述的電容敏感的輸入輸出耦合正反饋比較器為鎖存器latch，latch將開關(guān)電容電路產(chǎn)生的電壓偏差值放大，轉(zhuǎn)變?yōu)镻UF 0/1密鑰；由于latch所有節(jié)點(diǎn)的電容值都參加開關(guān)電容電路的電容分壓，進(jìn)而會(huì)影響PUF輸出密鑰的值。由此，實(shí)現(xiàn)了從工藝采樣路徑到電壓放大路徑，再到信號(hào)輸出路徑都為容性敏感的目的。