[發明專利]在低電壓CMOS工藝中具有高雙極阻擋電壓的模擬開關

有效

• 申請號: 201410219317.4
• 申請日: 2014-05-23
• 公開（公告）號: CN104184443B
• 公開（公告）日: 2017-11-24
• 發明（設計）人: J·A·塞爾瑟多;K·斯威特蘭
• 申請（專利權）人: 美國亞德諾半導體公司
• 主分類號: H03K17/60
• 分類號: H03K17/60
• 代理公司: 中國國際貿易促進委員會專利商標事務所11038
• 代理人: 劉倜

1.一種用于保護以防止瞬態電事件的設備，包括：

p型襯底；

第一p型阱區域、第二p型阱區域、以及布置在第一和第二p型阱區域之間的第一n型阱區域，其中第一n型阱區域在其中心部分中形成有隔離區域；

布置在第一p型阱區域和第一n型阱區域之間的第一本征n型區域；

布置在第二p型阱區域和第一n型阱區域之間的第二本征n型區域；

圍繞雙向PNP雙極晶體管的深n型阱區域；以及

其中第一p型阱區域被配置成雙向PNP雙極晶體管的發射極/集電極，

其中第一本征n型區域、第一n型阱區域和第二本征n型區域被配置成雙向PNP雙極晶體管的基極，以及

其中第二p型阱區域被配置成雙向PNP雙極晶體管的集電極/發射極。

2.根據權利要求1所述的設備，其中第一本征n型區域、第一n型阱區域和第二本征n型區域被配置成形成雙向PNP雙極晶體管的緩沖N-/N/N-基極。

3.根據權利要求1所述的設備，其中第一本征n型區域具有第一本征區域寬度，第二本征n型區域具有第二本征區域寬度，第一和第二本征區域寬度處于大約0.5μm和大約2μm之間的范圍內。

4.根據權利要求3所述的設備，其中第一本征區域寬度基本上不同于第二本征區域寬度。

5.根據權利要求1所述的設備，進一步包括：

布置在第一p型阱區域中的第一n型有源區域，

其中第一n型有源區域、第一p型阱區域和深n型阱區域被配置成第一NPN雙極晶體管的發射極、基極和集電極；以及

布置在第二p型阱區域中的第二n型有源區域，

其中第二n型有源區域、第二p型阱區域和深n型阱區域被配置成第二NPN雙極晶體管的發射極、基極和集電極。

6.根據權利要求5所述的設備，其中雙向PNP雙極晶體管的發射極/集電極被電連接至第一NPN雙極晶體管的基極，雙向PNP雙極晶體管的集電極/發射極被電連接至第二NPN雙極晶體管的基極，而且雙向PNP雙極晶體管的基極被電連接至第一和第二NPN雙極晶體管的集電極，以使得第一NPN雙極晶體管、雙向PNP雙極晶體管和第二NPN雙極晶體管被配置成NPNPN雙向半導體器件。

7.根據權利要求6所述的設備，進一步包括：布置在第一p型阱區域中并且電連接至第一NPN雙極晶體管的基極的第一p型有源區域、以及布置在第二p型阱區域中并且電連接至第二NPN雙極晶體管的基極的第二p型有源區域。

8.根據權利要求7所述的設備，進一步包括：形成在第一p-阱區域中的第一電阻器，其中第一p型有源區域通過第一電阻器連接至第一NPN雙極晶體管的基極，進一步包括：形成在第二p-阱區域中的第二電阻器，其中第二p型有源區域通過第二電阻器連接至第二NPN雙極晶體管的基極。

9.根據權利要求7所述的設備，其中第二p型阱區域具有第一側和第二側，其中第二p型阱區域的第一側鄰接第二本征n型區域，設備進一步包括：布置在第二p型阱區域的第二側上的第二n型阱區域(92c)。

10.根據權利要求9所述的設備，其中第一p型阱區域具有第一側和第二側，其中第二p型阱區域的第二側鄰接第一本征n型區域，設備進一步包括：布置在第一p型阱區域的第一側上的第三n型阱區域。

11.根據權利要求10所述的設備，其中第三n型阱區域具有第一側和第二側，其中第三n型阱區域的第二側鄰接第一p型阱區域，設備進一步包括：布置在第三n型阱區域的第一側上的第三p型阱區域。

12.根據權利要求11所述的設備，進一步包括：介于第三n型阱區域和第三p型阱區域之間的第三本征n型區域。

13.根據權利要求12所述的設備，其中第三p型阱區域、深n型阱和第二p型阱區域被配置成寄生PNP雙極晶體管(148)。

14.根據權利要求11所述的設備，進一步包括：介于第三n型阱區域和第一p型阱區域之間的第三本征n型區域。

15.根據權利要求14所述的設備，其中第三p型阱區域具有第一側和第二側，其中第三p型阱區域的第二側鄰接第三n型阱，設備進一步包括：布置在第三p型阱區域的第一側上的第四n型阱區域。