[發明專利]一種嵌入式閃存及其制作方法

在審

• 申請號: 201410217820.6
• 申請日: 2014-05-21
• 公開（公告）號: CN105097708A
• 公開（公告）日: 2015-11-25
• 發明（設計）人: 王新鵬
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L21/8247
• 分類號: H01L21/8247;H01L27/115
• 代理公司: 北京市磐華律師事務所 11336
• 代理人: 董巍;高偉

技術領域

本發明涉及存儲器裝置的技術領域，具體地，涉及一種嵌入式柵極結構的閃存及其制作方法。

背景技術

嵌入式閃存(Embedded-Flash)技術將閃存存儲器電路嵌入到標準的邏輯或混合電路工藝中，由于高效集成的優勢，已被廣泛應用到各種消費電子產品、工業應用、個人電腦和有線通訊設備。

典型的嵌入式閃存包括晶體管，其具有兩個柵極結構。如圖1所示，第一柵極結構通常包括存儲有電荷的浮動柵極150。該浮動柵極150還充當晶體管柵極，從而在襯底110的源極/漏極區域之間形成導電路徑。控制柵極190作為第二柵極結構通常位于臨近浮動柵極150處，但通過絕緣層170與浮動柵極150分隔開。在控制柵極190上施加第一電壓導致電荷隧穿通過電介質130，并存儲在浮動柵極150中。當電荷存儲在浮動柵極150中時，晶體管是不導電的，且當電荷未存儲在浮動柵極150中時，例如可以通過施加通過電壓信號(passvoltagesignal)使晶體管導電。因此，存儲在浮動柵極150中的電荷的狀態指示嵌入式閃存的存儲器單元的邏輯狀態。

在嵌入式閃存中，控制柵極190到有源區的表面之間的距離D(參見圖2)對最終的耦合率(couplingratio)和數據保存(dataretention)性能產生顯著的影響。具體地說，該距離D越小，該嵌入式閃存的耦合率和數據保存性能越好。但是，較小的距離D對控制柵極190和有源區之間的擊穿產生不利影響。因此，實際操作中會盡量在兩者中取得平衡。

但是在制作該嵌入式閃存過程中，去除隔離結構(例如淺溝槽隔離)140兩側的氮化物過程中很容易去除部分的隔離結構140，導致隔離結構140位于襯底110之上的部分變窄。這樣導致的后果是，如圖2所示，控制柵極190與有源區的表面之間在邊緣處的距離D’縮短。這種距離的縮短并沒有對耦合率和數據保存性能產生任何貢獻，反而會嚴重影響控制柵極190和有源區之間的擊穿。

因此，需要提出一種嵌入式閃存及其制作方法，以解決現有技術中存在的問題。

發明內容

在發明內容部分中引入了一系列簡化形式的概念，這將在具體實施方式部分中進一步詳細說明。本發明的發明內容部分并不意味著要試圖限定出所要求保護的技術方案的關鍵特征和必要技術特征，更不意味著試圖確定所要求保護的技術方案的保護范圍。

本發明提供一種嵌入式閃存的制作方法，所述方法包括：a)提供半導體襯底，所述半導體襯底上形成有多個浮動柵極，在相鄰的所述浮動柵極之間形成有隔離材料層；b)對所述隔離材料層進行第一回刻蝕，以形成凹槽；c)在所述浮動柵極上和所述第一回刻蝕后的隔離材料層上形成補償層；d)對所述補償層進行刻蝕至露出所述浮動柵極的上表面，并對所述第一回刻蝕后的隔離材料層進行第二回刻蝕，以形成隔離結構，其中所述隔離結構的上表面呈碗形；以及e)在所述隔離結構上和所述浮動柵極上依次形成介電層和控制柵極。

優選地，所述d)步驟包括：對所述補償層進行干法刻蝕至露出所述浮動柵極的上表面，并在所述凹槽的側壁上形成側墻；以及采用濕法去除所述側墻并對所述第一回刻蝕后的隔離材料層進行所述第二回刻蝕。

優選地，采用終點控制工藝使所述干法刻蝕恰好停止在所述浮動柵極的上表面。

優選地，所述d)步驟包括：對所述補償層進行濕法刻蝕，至露出所述浮動柵極的上表面；以及采用濕法去除剩余的補償層并對所述第一回刻蝕后的隔離材料層進行所述第二回刻蝕。

優選地，所述補償層是由與所述隔離材料層相同的材料制成。

優選地，所述第一回刻蝕后的隔離材料層的上表面距所述浮動柵極的上表面的高度為所述浮動柵極的高度的1/3到1/2。

優選地，所述第一回刻蝕后的隔離材料層的上表面距所述浮動柵極的上表面的高度為200埃到300埃。

優選地，所述補償層的厚度為200埃到700埃。

優選地，所述補償層是采用原子層沉積法形成的。

本發明還提供一種嵌入式閃存，所述嵌入式閃存包括：半導體襯底；多個浮動柵極，其形成在所述半導體襯底上；隔離結構，其形成在相鄰的所述浮動柵極之間，所述隔離結構的上表面低于所述浮動柵極的上表面，且所述隔離結構的上表面呈碗形；介電層，其形成在所述隔離結構上和所述浮動柵極上；控制柵極，其形成在所述介電層上。

本發明提供的方法能夠在保證嵌入式閃存的耦合率和數據保存性能的前提下，提高控制柵極和有源區之間的擊穿電壓。進一步地，由于擊穿電壓得到提高，因此可以考慮適當減小距離，以在一定程度上改善耦合率和數據保存性能。

附圖說明