[發(fā)明專利]一種芯片失效分析方法

有效

• 申請?zhí)枺?/td>: 201410216695.7
• 申請日: 2014-05-21
• 公開（公告）號: CN105092619B
• 公開（公告）日: 2017-09-26
• 發(fā)明（設(shè)計）人: 殷原梓;高保林;張菲菲
• 申請（專利權(quán)）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: G01N23/22
• 分類號: G01N23/22;G01N1/32;H01L21/66
• 代理公司: 上海光華專利事務(wù)所31219
• 代理人: 李儀萍

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體制造技術(shù)領(lǐng)域，特別是涉及一種芯片失效分析方法。

背景技術(shù)

目前，SRAM(Static Random Access Mmemory，靜態(tài)隨機存儲器)結(jié)構(gòu)中每個字節(jié)通常包含有6個晶體管：4個NMOS(N-Mental-Oxide-Semiconductor，N型金屬-氧化物-半導(dǎo)體)晶體管和2個PMOS(P-Mental-Oxide-Semiconductor，P型金屬-氧化物-半導(dǎo)體)晶體管。SRAM結(jié)構(gòu)中的多晶硅層被分割成若干個相互獨立的區(qū)域，為了實現(xiàn)共反相門功能，SRAM中存在有PMOS的有源區(qū)與相鄰的NMOS的有源區(qū)位于同一多晶硅層區(qū)域的結(jié)構(gòu)，每個字節(jié)中包含有兩個上述結(jié)構(gòu)。

在NMOS和PMOS的制備過程中，為了平衡N型摻雜離子和P型摻雜離子的比例，通常會對NMOS多晶硅區(qū)域進行一道預(yù)摻雜的工藝，而后分別在NMOS和PMOS對應(yīng)區(qū)域多晶硅層中的LDD(Lightly Doped Drain，輕摻雜漏區(qū))和S/D(Source/Drain，源漏區(qū))進行離子注入，而一旦離子注入出現(xiàn)偏差或后續(xù)的退火工藝溫度不穩(wěn)定，N型摻雜離子就會通過多晶硅層向P型多晶硅區(qū)域擴散，進而形成缺陷，如圖1a和圖1b，其中圖1a為具有擴散缺陷的失效芯片的俯視圖，圖1b為圖1a沿AA’方向的截面圖。由圖1b可知，摻雜多晶硅層13位于被淺溝槽隔離結(jié)構(gòu)11隔離成若干個有源區(qū)12的襯底10上，被分割成若干個N型摻雜多晶硅區(qū)域131、N型摻雜多晶硅區(qū)域131和P型摻雜多晶硅區(qū)域132共享的多晶硅區(qū)域133，在摻雜多晶硅層13上形成有鎳硅化層14，所述鎳硅化層14上方有含有接觸孔16的介質(zhì)層15，在N型摻雜多晶硅區(qū)域131和P型摻雜多晶硅區(qū)域132共享的多晶硅區(qū)域133，存在有摻雜缺陷17。需要說明的是，為了很好的顯示出芯片的結(jié)構(gòu)，圖1a中的鎳硅化層和介質(zhì)層并未示出。這種擴散缺陷在工藝中非常常見，特別是對縮減器件而言，在諸如55nm、45nm、32nm和28nm等先進的節(jié)點工藝中尤為突出。

當(dāng)PMOS中存在該擴散缺陷的時候，其閾值電壓Vt就會增加，而飽和電流Idsat則會減小，進而導(dǎo)致缺陷所在字節(jié)的失效。而目前，采用傳統(tǒng)的測試分析手段均不能準(zhǔn)確地檢測到該類缺陷的存在，例如，使用SEM平面樣品檢測的方法，并不能發(fā)現(xiàn)該擴散缺陷；使用FIB截面檢測，也不能檢測到該擴散缺陷；使用TEM高分辨率分析，找不到相應(yīng)的晶粒缺陷；而使用EDX圖譜分析時，又由于擴散缺陷區(qū)域的擴散濃度太小而不能確定其存在。由此可知，現(xiàn)有技術(shù)采用的方法成功率很低，不能得到準(zhǔn)確的數(shù)據(jù)。

鑒于此，尋找一種新的失效分析方法以解決上述技術(shù)問題非常必要。

發(fā)明內(nèi)容

鑒于以上所述現(xiàn)有技術(shù)的缺點，本發(fā)明的目的在于提供一種芯片失效分析方法，用于解決現(xiàn)有技術(shù)中由于芯片中位于同一多晶硅區(qū)域的P型摻雜和N型摻雜存在擴散缺陷，而現(xiàn)有技術(shù)方法在分析過程中成功率很低，不能得到準(zhǔn)確的數(shù)據(jù)，檢測不到所述擴散缺陷，進而不能及時準(zhǔn)確的找到芯片失效的原因的問題。

為實現(xiàn)上述目的及其他相關(guān)目的，本發(fā)明提供一種芯片失效分析方法，所述芯片失效分析方法至少包括以下步驟：

1)提供一待分析測試的樣品，所述樣品包括：襯底、位于所述襯底內(nèi)的淺溝槽隔離結(jié)構(gòu)、位于所述襯底內(nèi)、被所述淺溝槽隔離結(jié)構(gòu)隔離成的有源區(qū)、位于所述襯底上的摻雜多晶硅層，所述摻雜多晶硅層被分割成若干個N型摻雜多晶硅區(qū)域、N型摻雜多晶硅區(qū)域和P型摻雜多晶硅區(qū)域共享的多晶硅區(qū)域、位于所述摻雜多晶硅層上的鎳硅化層、位于所述鎳硅化層上的含有接觸孔的介質(zhì)層；

2)將所述樣品進行研磨以去除所述含有接觸孔的介質(zhì)層；

3)去除所述鎳硅化層；

4)使用強堿溶液腐蝕所述摻雜多晶硅層；刻蝕掉所述N型摻雜多晶硅區(qū)域和P型摻雜多晶硅區(qū)域共享的多晶硅區(qū)域中的N型摻雜區(qū)域；

5)將步驟4)之后得到的樣品進行SEM觀察，根據(jù)在所述N型摻雜多晶硅區(qū)域和P型摻雜多晶硅區(qū)域共享的多晶硅區(qū)域中的P型摻雜區(qū)域內(nèi)是否形成有侵蝕小坑判斷是否有擴散缺陷。

優(yōu)選地，步驟3)中采用干法刻蝕工藝去除所述鎳硅化層，刻蝕時間為0.5～1.5分鐘；刻蝕所用氣體為CHF₃和Ar，所述CHF₃和Ar的體積比為2:3；干法刻蝕過程中電離刻蝕氣體形成電漿的功率為90～110W。

優(yōu)選地，在步驟3)之后，步驟4)之前還包括一對步驟3)之后得到的樣品進行超聲波清洗的步驟。