[發明專利]ESD保護器件結構與系統

在審

• 申請號: 201410216652.9
• 申請日: 2014-05-22
• 公開（公告）號: CN105097798A
• 公開（公告）日: 2015-11-25
• 發明（設計）人: 張炯;施子濤;徐帆;程玉華
• 申請（專利權）人: 上海北京大學微電子研究院
• 主分類號: H01L27/02
• 分類號: H01L27/02;H01L23/60
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術領域

本發明涉及對集成電路提供靜電放電（ESD，ElectroStaticDischarge）保護的技術。

背景技術

當兩個物體碰撞或分離時就會產生ESD現象，即靜態電荷從一個物體轉移到另一個物體。ESD的放電量和放電持續時間取決于物體的類型和周圍的環境等多種因素，當集成電路中半導體器件發生ESD且ESD產生足夠高的能量時，將造成半導體器件的損壞。

ESD保護電路為芯片設計中防止ESD產生損壞待保護電路所用，通常ESD保護電路與受其保護電路并聯。當ESD現象發生時，ESD保護電路將開啟，ESD放出的靜電電流絕大部分會通過該ESD保護電路泄放到地，少量才流經被保護電路而不會損壞被保護電路，從而起到有效保護待保護電路的作用。通常情況下，ESD在芯片外部發生，其產生的靜電經由芯片外部引腳流至到芯片內的集成電路（IC，IntegratedCircuit）的引腳，再通過IC的引腳放電到地。

目前，低于100nm特征尺寸的集成電路ESD保護電路設計，特別是針對射頻電路和模擬-數字混合信號電路的ESD保護電路設計作為當前集成電路可靠性設計存在諸多問題。首先，由于ESD保護電路引入的機身參數（主要是寄生電容和噪聲參數）對電路性能會造成嚴重影響，因此需要開發新的具有低寄生效應、高性能的靜電保護結構。其次，比較現今常用的靜電保護結構，包括MOS管器件、二極管、三極管以及可控硅器件（SCR，Silicon-ControlledRectifier），可控硅器件具有其深回彈（snapback）的I-V特性、高保護效率以及小尺寸和低寄生效應等優點。然而普通可控硅器件的開啟電壓非常高（大約20V），無法應用在現今低電源電壓的CMOS集成電路中去，有一些使用外部觸發電路的可控硅器件的開啟電壓可以達到7.5V至10V，仍然高于所需要的標準。同時，使用傳統的單向ESD保護器件，在一個I/O端口，需要多達4個相同的ESD保護器件，這將惡化器件引入寄生參數對電路性能的影響。因此，需要一種能夠滿足先進CMOS集成電路ESD保護的低觸發電壓、低寄生效應、以及雙向開啟的ESD保護器件和系統，來提供有效的ESD保護。

發明內容

本發明實施例提供一種用于集成電路ESD保護的雙向可控硅器件結構及其包含此器件結構的ESD保護系統，滿足先進CMOS集成電路ESD保護的低觸發電壓、低寄生效應、以及雙向開啟的ESD保護器件和系統。

本發明提供了雙向可控硅器件結構，包括由絕緣層隔開的兩個P阱，每個P阱中各有一個NMOS器件，具有雙向開啟端。

可選的，所述器件襯底為P型。

可選的，所述器件具有由深N阱以及兩邊的N阱和在N阱上方的絕緣層共同建立的隔絕層。

可選的，P阱內部N+源區和N阱上方N+中間的柵極一起構成內建的NMOS器件。

可選的，在每個P阱中，N+源區和P+源區有共同的導線引出為開啟端。

本科發明還提供了一種用于集成電路全芯片的ESD保護系統，包含4個權利要求1中所述可控硅器件。

可選的，所述系統中，第一個可控硅器件連接于輸入端與接地端之間，第二個可控硅器件連接于輸出端與接地端之間，第三個可控硅器件連接于輸入端與電源電壓端之間，第四個可控硅器件連接于輸出端與電源電壓端之間。

可選的，所述4個可控硅器件與被保護電路模塊共用接地端。

附圖說明

圖1是本發明實施例中雙向可控硅ESD保護器件的橫截斷面示意圖；

圖2是本發明實施例中雙向可控硅ESD保護器件的等效電路示意圖；

圖3是本發明實施例中使用雙向可控硅ESD保護器件的全芯片靜電保護系統示意圖。

具體實施方式