[發明專利]一種用于減小自加熱效應的SOI高壓結構

在審

• 申請號: 201410216640.6
• 申請日: 2014-05-22
• 公開（公告）號: CN105097732A
• 公開（公告）日: 2015-11-25
• 發明（設計）人: 徐帆;陳昭;蔣樂樂
• 申請（專利權）人: 上海北京大學微電子研究院
• 主分類號: H01L23/373
• 分類號: H01L23/373;H01L23/367;H01L21/762
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術領域

本發明涉及高壓器件領域，尤其涉及用于減小自加熱效應的SOI高壓結構及其制造方法。

背景技術

絕緣體上硅（SOI,Silicon-On-Insulator）材料是目前IC設計常用的材料，是指具有在一絕緣襯底上再生長一層單晶硅薄膜，或者是單晶硅薄膜被一絕緣層（通常是SiO2）從支撐的硅襯底中分開這樣結構的材料。“自加熱效應”SOI器件工作時溝道電流產生熱量造成器件內部溫度升高，導致器件特性退變的現象。“自加熱效應”嚴重影響器件性能，通常需要采取措施進行改善。

隨著技術進步，SOI器件的功耗、可靠性及穩定性等方面需要提高。目前通常采用改變SOI介質埋層材料或結構的方法降低自加熱效應。

下面以N型SOI器件結構為例闡述現有SOI結構。

圖1是通常采用的N型SOI器件的結構示意圖，圖2是本發明中的N型SOI器件結構的示意圖。介質埋層中的孔隙寬度約為10nm（數值可進行微調），長度為整個介質埋層厚度。

發明內容

本發明提供該種SOI結構及其制造方法，以減小SOI結構的自加熱效應。

本發明提供了新型SOI結構，包括介質埋層及位于介質埋層下方的襯底，襯底層為N型硅或者P型硅，頂層硅和襯底層之間通過介質埋層進行隔離。

可選的，所述介質埋層材料為熱導率大于SiO2的物質。

可選的，所述介質埋層材料為Si3N4。

可選的，所述介質埋層厚度應為0.08μm左右，小于0.3μm。

可選的，所述該介質埋層為非連續的Si3N4結構，其上存在多個孔隙。

可選的，所述介質埋層孔隙尺寸相同，彼此之間間距相等。

本發明實施例還提供了該種SOI結構制造方法，該SOI結構包括介質埋層，包括在生成以Si3N4為材料的介質埋層的步驟，其中襯底層為N型硅或者P型硅，頂層硅和襯底層之間通過帶有孔隙的介質埋層進行隔離。

可選的，所述介質埋層材料為Si3N4或者導熱率大于SiO2的其他合適的物質。

可選的，所述介質埋層為具有多個孔隙的非連續結構，孔隙尺寸相同，彼此之間間距相等。

本發明實施例通過將SOI器件中介質埋層材料由傳統的SiO2改為Si3N4，，使得器件在相同的工作環境下由于材料的熱導率高而散熱快，進而在一定程度上減小了了自加熱效應帶來的不良影響。此外本發明還通過將SOI器件介質埋層中的連續結構設計為非連續結構，節約了材料的，同時還增加了散熱渠道，從而使SOI器件介質埋層中的散熱速率加快，有利于減弱自加熱效應。

附圖說明

圖1是傳統的SOI器件的結構示意圖；

圖2是本發明中SOI器件結構的示意圖；

圖3是用CZ硅生成表面帶有Si3N4的結構；

圖4是圖3中結構注入氫離子以及單晶硅在多孔硅上生成的示意圖；

圖5是圖4中二者進行鍵合示意圖；

圖6是退火后的晶片分離，得到以Si3N4為埋層的SOI材料。

具體實施方式

圖3是在CZ硅表面,用LPCVD(low-pressurechemical-vapordeposition)的方法，在800℃下產生Si3N4薄膜，該Si3N4薄膜厚度約為80nm；1為CZ硅，2為產生的Si3N4薄膜。

圖4是本發明中硅襯底與單晶硅在多孔硅上生成的示意圖。摻了雜質的硅在HF:乙醇比例為1:1的電解液中進行陽極氧化，產生多孔硅。在約10^-7Pa的壓強條件下，多孔硅在超高真空電子束蒸發條件下會外延生長出單晶硅。圖中5為摻了雜質的硅襯底，4為在一定條件下生成的多孔硅，3為在多孔硅上外延產生的單晶硅層。

圖5是外延層生成后，硅圓晶片可以與Si3N4的晶片在室溫下進行鍵合。之后將鍵合后的晶片置于1100℃的N₂條件下進行退火處理，以增強鍵合強度，退火時間約為一小時。圖中1~5分別如上述所示（下同）。

圖6是隨后鍵合的晶片從多孔硅處分裂成為兩部分。最后，將分裂后的帶有Si3N4的部分置于稀釋的HF中進行刻蝕去除多孔硅，得到以Si3N4為介質埋層的SOI結構（各部分如上）。

上述實施例僅以以Si3N4為介質埋層材料來說明本發明，實際上，只要有合適的熱導率，其他電學性能差距不大的情況下，用其他材料代替Si3N4也是可以的。