[發明專利]一種同層不同阻抗控制傳輸線的設計方法

在審

• 申請號: 201410210573.7
• 申請日: 2014-05-19
• 公開（公告）號: CN103970956A
• 公開（公告）日: 2014-08-06
• 發明（設計）人: 王素華
• 申請（專利權）人: 浪潮電子信息產業股份有限公司
• 主分類號: G06F17/50
• 分類號: G06F17/50
• 代理公司: 濟南信達專利事務所有限公司 37100
• 代理人: 姜明

1.一種同層不同阻抗控制傳輸線的設計方法，基于既要滿足阻抗以保證信號的阻抗連續性，又要減小導體損耗優化信號完整性的要求，其特征在于, 該傳輸線的設計方法，根據在服務器計算主板上不同阻抗控制傳輸線所共同設置的Plane層的不同，對控制傳輸線的線寬、線距進行不同的設計，在保證低阻抗傳輸線設計最優的前提下，進行高阻抗傳輸線的優化設計；所述高阻抗傳輸線的優化設計包括：人為增大高阻抗傳輸線與計算主板中參考平面的距離，即將高阻抗傳輸線下方的參考平面挖空，使高阻抗傳輸線參考其下方第二層平面，拉大高阻抗傳輸線與參考平面的距離。

2.根據權利要求1所述的同層不同阻抗控制傳輸線的設計方法，其特征在于,所述低阻抗傳輸線為85歐姆傳輸線，所述高阻抗傳輸線為100歐姆傳輸線。

3.根據權利要求2所述的同層不同阻抗控制傳輸線的設計方法，其特征在于, 在服務器的計算主板中，85歐姆、100歐姆傳輸線位于Signal5層，傳輸線的上下參考層面分別為Plane4、Plane6；85歐姆、100歐姆傳輸線均設計為線寬5.5Mil、線距8Mil、Signal5與Plane4間距為7 Mil以及Signal5與Plane6間距為5.5 Mil；人為增大100歐姆傳輸線與參考平面的距離，挖空100歐姆傳輸線下方Plane6的銅箔，使其參考Plane7層，Signal5與Plane6間距由5.5Mil變為11 Mil。

4.根據權利要求1所述的同層不同阻抗控制傳輸線的設計方法，其特征在于, 在刀片服務器中，計算主板內有85歐姆的PCIE3.0總線和100歐姆的FDR總線，該計算主板層疊結構為14層，85歐姆、100歐姆傳輸線設置在布線層第三層，將85歐姆傳輸線設計為線寬6Mil、線距8Mil，100歐姆傳輸線設計為線寬6.5Mil，線距9Mil；同時將100歐姆傳輸線下方參考平面挖空，使100歐姆傳輸線參考其下方第二層平面，增大傳輸線與下方參考平面的間距。