[發明專利]半導體器件及編程失敗單元

在審

• 申請號: 201410208449.7
• 申請日: 2014-05-16
• 公開（公告）號: CN104658606A
• 公開（公告）日: 2015-05-27
• 發明（設計）人: 林仁根;李珉圭;安致昱
• 申請（專利權）人: 愛思開海力士有限公司
• 主分類號: G11C16/34
• 分類號: G11C16/34
• 代理公司: 北京弘權知識產權代理事務所(普通合伙) 11363
• 代理人: 俞波;毋二省

相關申請的交叉引用

本申請要求2013年11月22日提交的申請號為10-2013-0143163的韓國專利申請的優先權，其全部內容通過引用合并于此。

技術領域

各種實施例總體而言涉及一種半導體器件及其操作方法，更具體而言，涉及一種能夠存儲數據的半導體器件。

背景技術

在編程操作中在數據被存儲在存儲器單元中之后，可以執行驗證操作以便確認數據是否被正常存儲。快閃存儲器單元的閾值電壓在編程操作期間可能增大。另外，在驗證操作期間可以判斷快閃存儲器單元的閾值電壓是否已經增大到目標電平。

在驗證操作之后，存儲器單元可以被分成編程通過單元和編程失敗單元，在編程通過單元中數據被正常存儲，在編程失敗單元中數據被異常存儲。編程通過單元可以指其閾值電壓至少增大到目標電平的存儲器單元。編程失敗單元指的是其閾值電壓小于目標電平的存儲器單元。

由于編程操作的結果值會隨著編程失敗單元位于何處而變化，可能減小半導體存儲器的數據儲存速度和可靠性。

發明內容

根據本發明實施例的半導體器件可以包括存儲塊，存儲塊包括被配置成形成偶數頁面的偶數存儲器單元和被配置成形成奇數頁面的奇數存儲器單元。半導體器件還包括操作電路，操作電路被配置成對偶數存儲器單元和奇數存儲器單元執行編程操作。第一驗證操作可以分別驗證偶數存儲器單元和奇數存儲器單元。第二驗證操作可以同時驗證偶數存儲器單元和奇數存儲器單元。操作電路可以被配置成響應于驗證結果值而根據相鄰編程失敗單元的數目來選擇性地執行第一驗證操作和第二驗證操作。

在本發明的一個實施例中，一種存儲器系統包括存儲器件和電耦接到存儲器件的控制器。存儲器件包括操作電路，操作電路被配置成執行第一驗證操作以驗證偶數存儲器單元和奇數存儲器單元。操作電路還執行第二驗證操作用以驗證偶數存儲器單元和奇數存儲器單元。操作電路響應于相鄰編程失敗單元的數目來執行第一驗證操作和第二驗證操作。

附圖說明

圖1是示出根據本發明實施例的半導體器件的框圖；

圖2是示出圖1所示的存儲器陣列的電路圖；

圖3是示出圖1所示的讀取/寫入電路的電路圖；

圖4是示出圖1所示的通過/失敗檢查電路的框圖；

圖5是示出根據本發明實施例的半導體器件的操作的流程圖；

圖6是示出根據本發明實施例的半導體器件的操作的示圖；

圖7是示出根據本發明實施例的存儲系統的示意性框圖；

圖8是示出根據本發明實施例的執行編程操作的熔斷式存儲器件或熔斷式存儲系統的示意性框圖；以及

圖9是包括根據本發明實施例的快閃存儲器件的計算系統的示意性框圖。

具體實施方式

各個實施例涉及能夠提高操作特性和可靠性的半導體存儲器件及其操作方法。在下文中，將參照附圖詳細地描述本發明的各種示例性實施例。提供附圖以使本領域的技術人員能夠理解本發明實施例的范圍。然而，本發明可以以不同形式實施，且不應局限于本文描述的實施例。相反，提供這些實施例使得本公開充分和完整，且向本領域技術人員充分表達本發明的范圍。

參見圖1，示出了半導體存儲器件的電路圖。半導體存儲器件可以包括存儲器陣列110和操作電路120至170。

存儲器陣列110可以包括多個存儲塊110MB。

圖2是圖1所示的存儲器陣列的視圖。

參見圖2，描述了存儲塊110MB的結構。每個存儲塊110MB可以包括電耦接在位線BLe和Blo與公共源極線SL之間的多個存儲串ST。更具體來說，每個存儲串ST可以電耦接到位線BLe和Blo中相應的一個且公共地電耦接到公共源極線SL。每個存儲串ST可以包括源極選擇晶體管SST，所述源極選擇晶體管SST包括電耦接到公共源極線SL的源極。存儲串ST還可以包括串聯電耦接到多個存儲單元Ce的單元串。另外，存儲串ST可以包括漏極選擇晶體管DST，漏極選擇晶體管DST包括電耦接到位線BLe的漏極。被包括在單元串中的存儲器單元Ce可以串聯電耦接在選擇晶體管SST和DST之間。源極選擇晶體管SST的柵極可以電耦接到源極選擇線SSL。存儲器單元Ce的柵極可以分別電耦接到字線WL0至WLn。漏極選擇晶體管DST的柵極可以電耦接到漏極選擇線DSL。

漏極選擇晶體管DST可以控制單元串和位線之間的連接或斷開。源極選擇晶體管SST可以控制單元串和公共源極線SL之間的連接或斷開。