[發明專利]一種基于靜態邏輯實現的提前終止比較器及其控制方法

無效

• 申請號: 201410201528.5
• 申請日: 2014-05-13
• 公開（公告）號: CN104009738A
• 公開（公告）日: 2014-08-27
• 發明（設計）人: 姜小波;鄭帥;李振寧
• 申請（專利權）人: 華南理工大學
• 主分類號: H03K5/22
• 分類號: H03K5/22
• 代理公司: 廣州市華學知識產權代理有限公司 44245
• 代理人: 蔡茂略

技術領域

本發明涉及電子技術領域，特別涉及一種基于靜態邏輯實現的提前終止比較器及其控制方法。

背景技術

如今超大規模集成電路設計發展已到了深亞微米工藝技術，特征尺寸不斷縮小使集成度不斷增加，功耗也隨之增加。電路的功耗通過轉化為熱量而釋放出來，過多的熱量將導致器件的工作溫度升高，繼而嚴重降低系統的可靠性，使電路失效。而對工作溫度高的芯片，只能用更昂貴的封裝材料保證電路性能。所以功耗成為了設計集成電路的重要考慮因素。為了提高芯片的可靠性和降低芯片封裝成本，迫切需要設計者用低功耗的技術來設計電路。因此低功耗設計成為集成電路設計的一個重要方向，貫穿于從系統設計、邏輯設計到物理設計以及工藝實現的整個集成電路設計流程。另一方面，基本運算單元的低功耗設計是低功耗設計重要的內容。比較器是數字系統的重要基本運算單元，傳統的比較器消耗的功耗比較大。比較器的低功耗設計對于降低系統的功耗具有重大的意義。傳統比較器大多數是并行計算的，只要有輸入，所有的數據都會并行進行運算，最后得到比較結果。也就是說，輸入的每一位數據都會進行運算。但是，根據概率論的知識，兩個隨機數進行比較，前3位就可以比較出結果的概率達到87.5％。隨著位寬的增加，傳統比較器有越來越多的數位進行沒有必要的運算，因此消耗了很大的功耗。由此可見，現有技術存在以下的缺點與不足：

1、現有的同步比較器是并行比較器，需要對數據的每一位進行比較。對于數據位寬較大的數據比較而言，同步比較器要對所有位進行操作，使電路頻繁的翻轉，增加了額外的功耗。

2、同步比較器一般通過多個少數位比較器級聯而成，電路單元較多，電路面積龐大。

3、一般的異步比較器是串行比較器，能由高位到低位比較數據，將比較的結果作為下一級比較的控制信號。這種比較器雖然能減少比較次數，但是最終比較結果要經過所有位的傳遞才能輸出，對于數據位寬較大的數據比較，其有很大的延時和不低的功耗。

針對這些問題，迫切需要設計一種低功耗的比較器，從根本上減少比較運算的次數，從而降低功耗。

發明內容

本發明的首要目的在于克服現有技術存在的缺點與不足，提出一種基于靜態邏輯實現的提前終止比較器，該比較器減少了不必要的運算，降低了功耗。

本發明的另一目的在于克服現有技術存在的缺點與不足，提出一種控制基于靜態邏輯實現的提前終止比較器的控制方法，該控制方法能在頭三位就得出比較結果，大大節省了比較時間。

本發明的首要目的通過以下技術方案實現：一種基于靜態邏輯實現的提前終止比較器，包括至少兩個兩位靜態比較單元級聯后再與終止判斷單元連接，構成多位比較器，所述兩位靜態比較單元級聯后，每個兩位靜態比較單元的小于信號輸出端、大于信號輸出端分別與終止判斷單元的小于信號輸入端、大于信號輸入端連接，較高位的兩位靜態比較單元的相等信號輸出端與次高位的兩位靜態比較單元的相等信號輸入端連接，最低位的兩位靜態比較單元的相等信號輸出端與終止判斷單元的相等信號輸入端連接，所述終止判斷單元輸出為所述基于靜態邏輯實現的提前終止比較器的大于或等于輸出信號、完成信號和小于輸出信號，所述兩位靜態比較單元的數據輸入端用于輸入待比較數據信號；所述每個兩位靜態比較單元的使能信號輸入端與終止判斷單元的使能信號輸入端連接。

所述兩位靜態比較單元包括大于比較電路、小于比較電路和相等比較電路；