[發明專利]動態隨機存取存儲器裝置的電路及其時脈控制方法

有效

• 申請號: 201410200659.1
• 申請日: 2014-05-13
• 公開（公告）號: CN104183265B
• 公開（公告）日: 2017-04-12
• 發明（設計）人: 黛伯拉·貝爾;卡洛兒·瑪祖德
• 申請（專利權）人: 南亞科技股份有限公司
• 主分類號: G11C11/4063
• 分類號: G11C11/4063
• 代理公司: 隆天知識產權代理有限公司72003
• 代理人: 蘇捷,向勇

1.一種動態隨機存取存儲器裝置的電路，包含：

一指令延展電路，經配置通過延展來自一指令解碼電路的一單周期指令信號以產生至少一多周期指令信號。

2.如權利要求1的電路，其中該指令延展電路還包含：

一第一觸發器，耦接于該指令解碼電路、一第二觸發器及一第一OR電路，其中該第一觸發器依據來自該指令解碼電路的該單周期指令信號產生一第一延遲信號并將該第一延遲信號傳送至該第二觸發器及該第一OR電路；以及

一第三觸發器，耦接于一第二OR電路、該第二觸發器及該第一OR電路，其中該第三觸發器依據來自該第二觸發器的一第二延遲信號及來自該第二OR電路的一重置信號以產生一第三延遲信號并將該第三延遲信號傳送至該第一OR電路；

其中該第二觸發器經配置以依據該第一延遲信號及該重置信號產生該第二延遲信號；

其中該第二OR電路經配置以依據一突發長度信號及一第二AND電路的一輸出信號產生該重置信號；

其中該第二AND電路經配置以依據一A12信號及一突發突變信號產生該輸出信號；

其中該第一OR電路經配置以依據該第一延遲信號、該第二延遲信號、該第三延遲信號及該單周期指令信號產生該多周期指令信號。

3.如權利要求1的電路，其中該單周期指令信號包含一間隙指令信號。

4.如權利要求1的電路，其中該指令延展電路輸出該至少一多周期指令信號至一延遲鎖回路電路。

5.如權利要求4的電路，另包含一第一AND電路，其經配置依據該指令延展電路或該指令解碼電路產生的一邏輯電平以判斷是否允許一時脈信號進入一輸出控制邏輯電路。

6.如權利要求5的電路，其中該輸出控制邏輯電路另包含一數據啟用延遲移位堆疊，該數據啟用延遲移位堆疊包含多個移位器，其中一活躍區域包含該多個移位器的部分。

7.一種動態隨機存取存儲器裝置的時脈控制方法，包含：

根據一數據啟用延遲移位堆疊的一活躍區域的一可利用性或是否接收到一間隙指令信號，將一邏輯電平轉態；

運算該邏輯電平及一時脈信號的一邏輯電平，以產生一運算結果；以及

根據該運算結果以致能或失能該時脈信號。

8.如權利要求7的時脈控制方法，其中運算該邏輯電平及一時脈信號的一邏輯電平以產生一結果的步驟包含一AND邏輯運算。

9.如權利要求7的時脈控制方法，其中該數據啟用延遲移位堆疊包含多個移位器，其中一活躍區域包含該多個移位器的部分。

10.如權利要求9的時脈控制方法，其中該活躍區域實現一先進先出演算法。