[發明專利]芯片裝置以及用于形成芯片裝置的方法有效
| 申請號: | 201410198698.2 | 申請日: | 2014-05-12 |
| 公開(公告)號: | CN104157623B | 公開(公告)日: | 2017-11-28 |
| 發明(設計)人: | P·奧斯米茨;R·鮑爾;T·雅各布斯 | 申請(專利權)人: | 英飛凌科技股份有限公司 |
| 主分類號: | H01L23/482 | 分類號: | H01L23/482;H01L23/49;H01L21/60 |
| 代理公司: | 北京市金杜律師事務所11256 | 代理人: | 王茂華 |
| 地址: | 德國諾伊*** | 國省代碼: | 暫無信息 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 芯片 裝置 以及 用于 形成 方法 | ||
1.一種芯片裝置,包括:
芯片,包括多個電網,其中每個電網包括至少一個鍵合焊盤;以及
多個柱,形成在所述多個電網中的大多數電網的所述至少一個鍵合焊盤上,
其中,所述多個柱被配置用于將所述多個電網中的所述大多數電網的所述至少一個鍵合焊盤連接至芯片外部的連接區域,
其中,所述至少一個鍵合焊盤的厚度與所述多個柱中的至少一個柱的最寬橫向范圍的寬度的比大于或等于0.2,并且
其中,所述多個柱中的至少一個柱的高度與所述至少一個柱的最寬橫向范圍的寬度的比大于或等于2。
2.根據權利要求1所述的芯片裝置,其中,所述多個電網包括輸入網或輸出網以及電源網。
3.根據權利要求1所述的芯片裝置,其中,所述芯片包括具有多個引腳的高引腳數目芯片,其中所述多個引腳包括多個數字信號引腳或多個模擬信號引腳,并且其中所述高引腳數目芯片包括至少一個電源網。
4.根據權利要求1所述的芯片裝置,其中,所述多個柱中的至少一個柱的最寬橫向范圍的寬度在從5μm至25μm的范圍內。
5.根據權利要求1所述的芯片裝置,其中,所述多個柱中的至少一個柱的高度大于或等于10μm。
6.根據權利要求1所述的芯片裝置,其中,所述至少一個鍵合焊盤的厚度在從3μm至8μm的范圍內。
7.根據權利要求1所述的芯片裝置,其中,所述多個柱中的至少一個柱包括相互層疊布置的多個片段,并且其中所述多個片段中的每個片段具有不同寬度。
8.根據權利要求7所述的芯片裝置,其中,所述至少一個柱中的具有較小寬度的片段被布置為比所述至少一個柱中的具有較大寬度的另一片段更加遠離所述芯片。
9.根據權利要求7所述的芯片裝置,其中,所述至少一個柱進一步包括形成在所述至少一個柱的至少一對相鄰片段之間的片段襯墊。
10.根據權利要求1所述的芯片裝置,其中,所述芯片包括:
多個鍵合焊盤,其中所述多個柱形成在所述多個鍵合焊盤上,以及其中所述芯片外部的連接區域是另一芯片。
11.根據權利要求10所述的芯片裝置,其中,所述多個鍵合焊盤包括第一組鍵合焊盤以及第二組鍵合焊盤,其中所述第一組鍵合焊盤包括被配置用于承載一個輸入/輸出信號的至少一個鍵合焊盤,并且其中所述第二組鍵合焊盤包括被配置用于承載另一輸入/輸出信號的至少一個鍵合焊盤。
12.根據權利要求11所述的芯片裝置,其中,所述第一組中的鍵合焊盤與所述第二組中的鍵合焊盤之間的焊盤節距大于或等于40μm。
13.根據權利要求11所述的芯片裝置,其中,所述第一組鍵合焊盤進一步包括多個鍵合焊盤。
14.根據權利要求13所述的芯片裝置,其中,所述第一組中的一個鍵合焊盤與所述第一組中的另一鍵合焊盤之間的焊盤節距小于或等于50μm。
15.根據權利要求1所述的芯片裝置,進一步包括:
芯片外部的連接區域,包括形成在所述芯片外部的連接區域的背離所述芯片的表面上的至少一個跡線;以及
多個導電互連,形成在所述至少一個跡線上。
16.根據權利要求15所述的芯片裝置,其中,所述多個導電互連包括選自互連的組的至少一個互連,所述組由以下項構成:焊料球、柱、凸塊、接線鍵合以及導電膠沉積物。
17.根據權利要求15所述的芯片裝置,其中,所述多個導電互連中的至少一個導電互連的高度與所述至少一個導電互連的最寬橫向范圍的寬度的比大于或等于2。
18.根據權利要求15所述的芯片裝置,其中,所述至少一個跡線的厚度與所述多個導電互連中的至少一個導電互連的最寬橫向范圍的寬度的比大于或等于0.2。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于英飛凌科技股份有限公司,未經英飛凌科技股份有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201410198698.2/1.html,轉載請聲明來源鉆瓜專利網。





