[發(fā)明專利]一種制作半導(dǎo)體器件的方法

有效

• 申請?zhí)枺?/td>: 201410198629.1
• 申請日: 2014-05-12
• 公開（公告）號: CN105097690B
• 公開（公告）日: 2018-10-23
• 發(fā)明（設(shè)計）人: 趙杰
• 申請（專利權(quán)）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L21/8238
• 分類號: H01L21/8238;H01L21/28
• 代理公司: 北京市磐華律師事務(wù)所 11336
• 代理人: 董巍;高偉

本發(fā)明公開了一種制作半導(dǎo)體器件的方法，根據(jù)本發(fā)明的制作方法，采用金屬鎢和金屬鋁作為金屬柵極電極以解決同時提高金屬柵極的填充能力和降低金屬柵極電阻的問題，進(jìn)一步，提高了半導(dǎo)體器件的性能和良品率。本發(fā)明的制作方法適用于平面半導(dǎo)體器件的制作工藝和FinFET器件的制作工藝。

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體制造工藝，尤其涉及一種在后高K/金屬柵極(high-k andmetal gate last)技術(shù)中制作半導(dǎo)體器件的方法。

背景技術(shù)

集成電路(IC)尤其是超大規(guī)模集成電路中的主要器件是金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOS)，隨著半導(dǎo)體集成電路工業(yè)技術(shù)日益的成熟，超大規(guī)模的集成電路的迅速發(fā)展，具有更高性能和更強功能的集成電路要求更大的元件密度，而且各個部件、元件之間或各個元件自身的尺寸、大小和空間也需要進(jìn)一步縮小。對于具有更先進(jìn)的技術(shù)節(jié)點的CMOS而言，后高K/金屬柵極(high-k and metal gate last)技術(shù)已經(jīng)廣泛地應(yīng)用于CMOS器件中，以避免高溫處理工藝對器件的損傷。

隨著半導(dǎo)體器件尺寸的日益縮小，金屬柵極的填充是目前將要面臨的重要挑戰(zhàn)。金屬鎢具有良好的填充能力，為了提高金屬柵極的填充能力，采用金屬鎢代替金屬鋁作為金屬柵極電極，但是，金屬鎢的電阻是金屬鋁電阻的3到4倍，這將影響電路速度(circuitspeed)。

因此，需要一種新的制作半導(dǎo)體器件的方法，以同時提高金屬柵極的填充能力和降低金屬柵極電阻。

發(fā)明內(nèi)容

在發(fā)明內(nèi)容部分中引入了一系列簡化形式的概念，這將在具體實施方式部分中進(jìn)一步詳細(xì)說明。本發(fā)明的發(fā)明內(nèi)容部分并不意味著要試圖限定出所要求保護(hù)的技術(shù)方案的關(guān)鍵特征和必要技術(shù)特征，更不意味著試圖確定所要求保護(hù)的技術(shù)方案的保護(hù)范圍。

為了解決現(xiàn)有技術(shù)中存在的問題，本發(fā)明提出了一種制作半導(dǎo)體器件的方法，包括：提供具有第一區(qū)域和第二區(qū)域的半導(dǎo)體襯底，所述第一區(qū)域包括虛擬柵極，所述第二區(qū)域包括虛擬柵極；去除所述第一區(qū)域中的虛擬柵極和所述第二區(qū)域中的虛擬柵極，以在所述第一區(qū)域中形成第一溝槽，在所述第二區(qū)域中形成第二溝槽；在所述第一溝槽和所述第二溝槽的底部及側(cè)壁上依次沉積形成高K介電層、覆蓋層、阻擋層和P型功函數(shù)金屬層；在所述P型功函數(shù)金屬層上形成犧牲層；回刻蝕去除部分的位于所述第一溝槽和所述第二溝槽頂部附近的所述犧牲層和所述P型功函數(shù)金屬層，以露出部分所述阻擋層；去除位于所述第二溝槽中的所述犧牲層和所述P型功函數(shù)金屬層以露出所述阻擋層；去除位于所述第一溝槽中的所述犧牲層，以露出所述P型功函數(shù)金屬層；在露出的所述第一溝槽和第二溝槽的底部和側(cè)壁上依次沉積形成N型功函數(shù)金屬層和第一金屬電極層；執(zhí)行平坦化工藝；回刻蝕去除位于所述第一溝槽和所述第二溝槽頂部附近的所述第一金屬電極層、所述N型功函數(shù)金屬層、所述P型功函數(shù)金屬層、所述覆蓋層和所述阻擋層，以形成第三溝槽和第四溝槽；在所述半導(dǎo)體襯底上沉積第二金屬電極層，以填充所述第三溝槽和所述第四溝槽。

本發(fā)明還提出了另一種制作半導(dǎo)體器件的方法，包括：提供具有第一區(qū)域和第二區(qū)域的半導(dǎo)體襯底，所述第一區(qū)域包括虛擬柵極，所述第二區(qū)域包括虛擬柵極；去除所述第一區(qū)域中的虛擬柵極和所述第二區(qū)域中的虛擬柵極，以在所述第一區(qū)域中形成第一溝槽，在所述第二區(qū)域中形成第二溝槽；在所述第一溝槽和所述第二溝槽的底部及側(cè)壁上依次沉積形成高K介電層、覆蓋層、阻擋層和P型功函數(shù)金屬層；在所述P型功函數(shù)金屬層上形成犧牲層；回刻蝕去除部分的位于所述第一溝槽和所述第二溝槽頂部附近的所述犧牲層、所述P型功函數(shù)金屬層、所述覆蓋層和所述阻擋層，以露出部分所述高K介電層；去除位于所述第二溝槽中的所述犧牲層和所述P型功函數(shù)金屬層以露出所述阻擋層；去除位于所述第一溝槽中的所述犧牲層，以露出所述P型功函數(shù)金屬層；在露出的所述第一溝槽和第二溝槽的底部和側(cè)壁上依次沉積形成N型功函數(shù)金屬層和第一金屬電極層；執(zhí)行平坦化工藝；回刻蝕去除位于所述第一溝槽和所述第二溝槽頂部附近的所述第一金屬電極層和所述N型功函數(shù)金屬層，以形成第三溝槽和第四溝槽；在所述半導(dǎo)體襯底上沉積第二金屬電極層，以填充所述第三溝槽和所述第四溝槽。